海洋台站自动观测系统是一套应用于海滨观测的仪器设备，负责对气象、水文参数进行实时观测。诸多的参数通过相应的传感器进行测量，海洋台站自动观测系统对测量的信息进行汇总，再将其通过有线或无线的通讯方式传输到各级海洋环境监测预报中心，供天气预报和海洋预报使用。 本文以我国“海洋台站自动观测系统政府采购计划”为背景，重点设计了低成本、低功耗、高性能、高可靠性的新型海洋台站自动观测系统。本课题主要研究基于arm7+uClinux海洋台站自动观测系统的设计与开发。根据实际的需要，分析海洋台站自动观测系统的整体要求，对传感器进行选型，进行方案设计，完成整个系统的搭建。为了降低系统功耗，CPU所采用的是Samsung公司推出的无内存管理单元的处理器S3C44BO，设计了8MFLASH、64MSDRAM、液晶、USB以及键盘等相关电路。同时，为了减少驱动开发所带来的不便，使用TL16C554A对串口电路进行了扩展，便于数据处理，也使得系统具有更好的可扩展性。软件方面设计主要涉及了BootLoader引导装载程序的建立，选用uClinux操作系统，并对其内核进行配置和裁剪，添加源代码中没有的驱动程序。为了缩短研发周期和降低开发难度，选用MiniGUI作为图形用户界面系统，深入分析了MiniGUI的结构、原理，并将其移植到uClinux系统中。本系统采用的是MiniGUI－Threads多线程模式，主线程协调各个线程进行相应的数据处理。为了使系统操作变得直观、简单，对用户界面进行了初步设计，使用复用I/O的方法解决多串口通讯容易造成的数据阻塞问题。此外，为了更好的将台站所测得的信息量发送给海洋环境监测预报中心，需要完善通讯协议以便于数据交换。 最后，根据本系统实际研究开发结果，总结分析了系统的特点，并对下一步设计工作进行了展望。
上传时间： 2013-07-12
上传用户：juyuantwo
软硬件资源的不断成熟和完善，使得嵌入式系统应用得到了十分迅猛的发展。另一方面，互联网技术的发展，使得Internet逐渐深入到人们的日常生活中。嵌入式控制网络与信息网络的互联不仅拓宽了控制系统的控制范围，而且丰富了信息系统的内容。因此，嵌入式系统与Internet相结合将成为嵌入式系统和互联网络发展的重要方向。 现阶段，Internet规模的日益扩大与IPv4地址匮乏之间的矛盾越来越突出。为解决IPv4网络存在的各种问题而出现的IPv6协议具有海量的地址空间、优化的路由算法、自动化的地址配置等；同时还增加了对安全性、QoS等的良好支持。因此，Internet从IPv4过渡到IPv6是一种必然的趋势。综上，对IPv6协议进行研究并将其引入嵌入式系统，实现嵌入式设备接入网络的功能，具有较高的科研价值和现实意义。 本文在对嵌入式系统相关概念和嵌入式IPv6协议栈进行介绍的基础上，阐述了IPv6协议簇中核心协议的原理、报头结构和参数等。接着根据嵌入式TCP/IP协议栈的设计要点，提出嵌入式IPv6协议栈的总体设计，进一步对协议栈的进程模型、内存管理、平台无关性和通讯机制进行了研究。然后对协议栈的裁剪和数据包的处理流程进行分析，给出各模块的详细设计与实现，主要有IPv6模块、ICMPv6模块、邻居发现(ND)模块和UDP模块。最后将协议栈嵌入到uC/OS-II操作系统中并搭建测试环境对IPv6协议栈进行功能性测试，结果表明协议栈功能正常，可以完成基本的通讯功能。 协议栈根据嵌入式系统资源有限和应用相对单一的情况进行裁剪，采用分层结构实现；同时在实现基本功能的前提下，为功能的扩展提供了接口；另外，将协议栈与硬件、编译器和操作系统相关的代码独立开来，实现了协议栈在不同平台的良好移植。关键词：嵌入式系统，因特网，ARM，IPv6，ICMPv6，邻居发现协议
上传时间： 2013-04-24
上传用户：lo25643
近年来，嵌入式技术发展迅速，已经渗透到工业控制、智能设备以及电子消费品等人们日常生活的各个领域，而Internet技术也取得了巨大的发展，为人们所广为接受，于是嵌入式技术和Internet技术相结合形成的嵌入式Internet技术适时地出现了，并且成为实现远程控制、信息共享的关键技术。 本文首先阐述了课题研究的背景、目的和意义，以及嵌入式TCP/IP协议栈研究的现状，然后分析了嵌入式操作系统μ C/OS-Ⅱ的工作原理并描述了把它移植到LPC2210上的过程，为嵌入式TCP/IP协议栈实现提供了操作系统支持。接着，针对嵌入式协议栈的特殊需求，详细分析并采用了零拷贝技术、跨层技术等对LwIP协议栈进行了有效的裁剪和优化，结合μ C/PS-Ⅱ设计了一种紧凑的协议栈工作模型和内存管理机制。并且结合μ C/OS-Ⅱ设计了协议栈的工作模型和内存管理机制。在驱动程序的基础上实现了对LwIP中的IP协议、ARP协议、ICMP协议、UDP协议和TCP协议等几个协议栈的裁剪和优化。并分析了它们的安全漏洞及基于这些漏洞的攻击方式，在这个基础上提出了如攻击检测算法等填补漏洞和抵抗攻击的一些技术和措施。最后在目标板上成功移植了优化后的LwIP。 本文同时还设计了一种能够提供足够多软定时器资源的算法。在不需要操作系统支持的情况下，软定时器可以给多任务的系统提供足够的定时服务，而且不影响中断处理时间。并且具有自动回调功能，启动一次以后就可自动调用定时器。此软定时器使用方便且易移植，大大方便了本课题多次使用定时器的需要。课题结合具体项目“蓄电池状态记录仪的设计”，分析了它的各个功能模块，设计了其系统结构。对各个功能模块的设计与实现进行了代码编写和测试，借助于TFTP服务器实现了基于协议的嵌入式目标板和PC机间的网络通信。 本课题经过几个月的软硬件设计和现场测试，已实现了最初的设计目标。构建出了实验硬件平台和一个多任务多协议的基本实时系统框架。以后的开发者可以不必深入了解μ C/OS-Ⅱ实时操作系统和嵌入式TCP/IP协议栈的情况下就可以方便的创建一个嵌入式网络控制系统，并能在平台上开发其它的应用任务，为以后的研究提供了参考并奠定了基础。
上传时间： 2013-04-24
上传用户：www240697738
嵌入式系统是以应用为中心，以计算机技术为基础，软硬件可裁减，适应应用系统，对功能，可靠性，成本，体积，功耗严格要求的专用计算机系统[1]。广泛应用于军事，信息家电，无线通信设备，消费类电子产品，移动计算平台等诸多领域，是当今热门的计算机开发技术。 随着科学技术发展，人们生活水平提高，数字高清电视逐渐普及，在各大卖场，对销售过程中展示设备也随之提出了更高的要求。但据调查，在中国现有的高清播放系统普遍存在价格昂贵，损耗高，寿命短及外部接口少等缺陷，导致无法普及。 针对这一现状，本课题设计了一种以嵌入式处理器ARM系列32位嵌入式EM8623芯片为硬件平台，嵌入式实时操作系统uclinux为系统软件平台的高清播放系统。 ARM(Advanced RISC Machines)既是一种处理器架构，又是公司的名称，该公司主要设计处理器架构，并将其技术授权给其他芯片厂商。该处理器架构具有外型小，性能高等特点，多用于便携式通讯工具，多媒体数字式消费类仪器和嵌入式系统解决方案等领域。本课题在充分考虑系统实用性和开发成本的基础上，采用EM8623芯片为CPU，片外扩展FLASH和SDRAM存储器。 uclinux系统从Linux2.0/2.4内核派生而来，虽然是为了支持没有MMU(虚拟内存管理单元)的处理器而设计，但保留了操作系统的所有特性，为硬件平台更好地运行提供了保证，也降低了软件设计复杂度，提高了系统的实时性和灵活性，缩短了开发周期。 该高清播放系统具有工作时间长，性能稳定等特点，采用面向对象和面向过程综合编程方法，ASM，C，C++多种语言混合编程方式实现，使系统具有很高的健壮性和可扩展性。 基于ARM的高清播放系统在现场运行稳定可靠，达到了预期的效果和实际要求。而且由于该高清播放系统外接接口丰富(包括常见的HDMI，S-Video，VGA，YPbPr，YCbCr)，连接使用方便，所以具有很好的市场价值，可广泛应用于电视销售柜台，化妆品展示柜台，联网广告机等领域。
上传时间： 2013-04-24
上传用户：564708051@qq.com
随着国内工业化、数字化的迅速发展，嵌入式开发在IT行业中的重要性越来越显著。嵌入式开发领域对产品的功能性、稳定性、实时性等方面的要求也越来越高。 采用嵌入式实时操作系统作为开发平台，以高性能的嵌入式处理器为工业控制等领域的主控制器可以有效地提高系统的可靠性、实时性、和软件编程的灵活性。在嵌入式处理器方面，ARM构架已经在高性能、低功耗、低成本的嵌入式领域里占领先地位。而在嵌入式操作系统方面，适合国内发展方向的解决方案以及系统基础结构方面并不理想。首先，国外成熟的嵌入式实时操作系统大都成本高、结构复杂，不适合强实时应用；其次，因大部分实时操作系统不公开源码，使开发的产品存在安全隐患。而类似μC/OS-II的小型强实时嵌入式操作系统内核虽然具有低成本、易控制、小规模、高性能等特性，但这类系统的基础较为薄弱，面临产品化和商业化还有一定的距离。 本文针对这种情况，结合现有的操作系统内核理论及嵌入式强实时系统的特殊需求，特别是对μC/OS-Ⅱ的研究分析基础上，面向强实时应用，设计、构造了一种适合在32位ARM处理器环境下使用的内核。这样做的目的是为了提供一个基础牢固、值得信赖的基本平台。 本文研究工作主要集中在以下几个方面： 针对嵌入式环境中高效、简洁、易扩展、易剪裁的要求，对内核体系结构框架进行了设计。内核整体上采用分层结构，在各层中采用功能相对独立的模块：在最底层借鉴微核的原理，只提供最基本的功能模块。 针对系统快速和稳定的实时响应能力需求，为IRQ中断建立了统一的中断入口，采用合理的半嵌套工作方式；保留FIQ为不可屏蔽中断，在快速反应场合使用；引入中断分段处理机制解决中断和任务的ITC机制共享，需要硬保护机制相互协调所引起的硬保护机制被隐性地泛滥使用问题。 针对应用提出的系统行为的可预测性需求，在调度算法方面采用基于优先级位图的抢占阈值调度算法，提高了处理器的利用率和任务集合的可调度性，减少了内核存储开销；在共享资源访问控制方面，以优先级天花板协议为依据，使用互斥事件解决优先级反转和死锁问题的发生。 为了保障系统的强实时性能，本文还对内核的时钟管理、内存管理等方面进行了设计。最后，通过实时性能测试，结果表明该实时内核有很好的强实时特性。
上传时间： 2013-04-24
上传用户：alia
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
随着技术的飞速发展,电力电子装置如变频设备、变流设备等容量日益扩大,数量日益增多,使得电网中的谐波污染日益严重,给电力系统和各类用电设备带来危害,轻则增加能耗,缩短设备使用寿命,重则造成用电事故,影响安全生产.电力系统中的谐波问题早在20世纪20年代就引起了人们的注意.近年来,产生谐波的设备类型及数量均已剧增,并将继续增长,谐波造成的危害也日趋严重.该论文分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性.分析了基于FFT的谐波测量方法,综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况,并介绍了一种主流硬件描述语言Verilog HDL的语法及其具体应用.分析了高速数字信号系统的信号完整性问题,提出了使用FPGA实现的整合处理器解决高速数字系统信号完整性问题的方法,并比较分析了各种主流的整合处理器解决方案的优缺点.分析了使用实时操作系统进行复杂嵌入式系统软件开发的优缺点,并在该系统软件开发中成功移植应用了实时操作系统UCOSII,改造了该操作系统中内存管理方式.研究了使用FPGA实现FFT算法的优缺点,对比分析了主要硬件实现架构的性能和优缺点,提出了一种基于浮点数的FFT算法FPGA实现架构,详细设计了基于浮点数的硬件乘法器和加法器.该设计架构运行稳定,计算速度快捷.并通过实际仿真验证了该设计的正确性和优越性.最终通过以上工作设计实现了一种新型的基于FPGA的谐波测量仪,该仪器的变送单元和采样单元通过实际型式试验检验,符合设计要求.该仪器的FPGA单元通过系统仿真,符合设计要求.
上传时间： 2013-04-24
上传用户：diertiantang
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-06-10
上传用户：01010101
Windows CE程序设计，北京大学出版社，[美]Douglas Boling 著。全书的内容主要包括Windows编程基础（HelloWindowsCE、屏幕绘图、输入：键盘、输入笔和菜单、窗口、控件和对话框）、Wi ndows CE 基础（通用控件和WindowsCE、内存管理、文件、数据库和注册表、进程与线程）、通信（串行通信、Windows网络和IrSock、连接到桌面）、高级主题（外壳编程、系统编程、COM基础）。
上传时间： 2013-07-16
上传用户：kennyplds
