多电平逆变器中每个功率器件承受的电压相对较低，因此可以用低耐压功率器件实现高压大容量逆变器，且采用多电平变换技术可以显著提高逆变器输出电压的质量指标。因此，随着功率器件的不断发展，采用多电平变换技术将成为实现高压大容量逆变器的重要途径和方法。本文选取其中一种极具优势的多电平拓扑结构一级联多电平变频器作为研究对象，完成了其拓扑结构、控制策略及测控系统的设计。 @@ 首先，对多电平变频器的研究意义，国内外现状进行了分析，比较了三种成熟拓扑结构的特点，得出了级联型多电平变频器的优点，从而将其作为研究对象。对比分析了四种调制策略，确定载波移相二重化的调制方法和恒压频比的控制策略，进行数学分析和理论仿真，得出了选择的正确性及可行性。并指出了级联单元个数与载波移相角的关系和调制比对输出电压的影响；完成了级联变频器数学模型的建立和死区效应的分析。 @@ 其次，完成了相关硬件的设计，包括DSP、CPLD、IPM的选型，系统电源的设计、检测(转速、电流、电压、故障)电路的设计、通信电路的设计等。用Labwindows/CVI实现了上位机界面的编写，实现了开关机、设定转速、通信配置、电压电流转速检测、电流软件滤波、谐波分析。编写了下位机DSP的串口通信、AD转换、转速检测(QEP)以及部分控制程序。 @@ 最后，在实验台上完成硬件和软件的调试，成功的实现了变频器载波移相SPWM的多电平输出，并驱动异步电机进行了空载变频试验，测控界面能准确的与下位机进行通信，快捷的给定各种控制命令，并能实时的显示变频器的输出频率、输出电压和输出电流，为实验调试增加了方便性，提高了工作效率。 @@关键词：级联多电平逆变器；载波移相；IPM；DSP；Labwindows/CVI；测控界面
上传时间： 2013-04-24
上传用户：米卡
Sigma-Delta A/D转换器利用过采样，噪声整形和数字滤波技术，有效衰减了输出信号带内的量化噪声，提高了信噪比。与传统的Nyquist转换器相比，它降低了对模拟电路性能指标和元件精度的要求，简化了模拟电路的设计，降低了生产成本。 本论文在对Sigma-Delta A/D转换器原理研究的基础上，基于TSMC0．18um工艺，采用1．8V工作电源，128倍的过采样率，6．4MHz的采样频率，设计了一个主要应用于音频信号处理的Sigma-Delta A/D转换器，分辨率达到16位。在调制器的设计中，本文采用了多级噪声整形MASH（2-1）级联调制器结构，同时，考虑了各种非理想因素对系统性能的影响，在SDtoolbox工具的帮助下使用Simulink进行调制器系统设计。并使用Cadence Spectre对模块电路进行设计仿真，包括运放，比较器，带隙基准电压源，CMOS开关，非交叠时钟产生电路等。在数字抽取滤波器的设计中，采用了分级抽取技术，使用MATLAB软件中的SPTool和FDATool工具对各级抽取滤波器进行优化设计。并在原有的滤波器算法的基础上，采用了CIC滤波器和半带滤波器，设计出了运算量和存储量都相对少的三级抽取滤波器系统，大大降低了功耗和面积。 论文的仿真结果表明，所设计的Sigma-Delta A/D转换器信噪比达到102．3dB，满足系统需要的16位精度要求。 关键词：Sigma-Ddta； 信噪比； 多级噪声整形； 数字抽取滤波器
标签： SigmaDelta 音频 模数转换器
上传时间： 2013-06-27
上传用户：songyuncen
异步电动机的软起动研究，是一项重要的研究课题。本文以分级变频理论为基础，利用数学分析的方法对分级变频的子频率系统进行了深入的研究，总结了各级子频率系统的电压相序情况以及最优的触发角度。并且对传统异步电动机软起动器的主电路结构进行了改进，提出了从较低频率开始分五级起动的分级变频调压软起动形式，而且各级子频率的起动都能实现最优的正序电压组合，保证了起动转矩的最大化。通过对分级变频调压软起动形式的建模和仿真试验，证明了此方法可以在降低起动电流的同时实现异步电机的高转矩起动，验证了此方法的有效性和可行性。基于以上研究的成果，本文介绍了以TMS320LF2407ADSP芯片为核心的软起动软硬件设计方法。最后对本课题的进一步研究提出了展望。
上传时间： 2013-04-24
上传用户：assss
当今世界，环境污染严重，能源出现危机，机动车辆排气污染已占城市大气污染的很大比重，电动汽车作为无污染交通工具，在市场上具有很大的优越性。而电动汽车充电技术也在不断发展，不断优化。奥运临近，我国为把2008年北京奥运会办成真正的绿色奥运，将在奥运村及北京很多范围内使用电动汽车。本论文针对2008北京奥运会用电动汽车，对其充电电源进行了系统的研究设计。本文提出了以零电压零电流(ZVZCS)全桥软开关变换器为主拓扑的充电电源系统，实现了较高功率因数与高效率的充电设备。文中首先总结了电动汽车充电电源的研究现状和充电控制策略，进行了多种全桥软开关拓扑比较，最终选择采用副边简单辅助电路的ZVZCS变换器拓扑，该拓扑使用一个电容和两个二极管构成副边辅助电路，无需有损元件和有源开关器件，辅助电路构成简单，控制方法简单，能很好的实现主开关器件的ZVZCS，也能嵌位副边整流电压。以可靠性为大前提，对充电电源进行了参数设计。另外，本文针对轻载情况下，超前臂不能实现零电压开通的问题，对变换器进行了改进，实现了全负载范围的软开关。实验结果验证了该拓扑应用于电动汽车充电电源的可行性。
上传时间： 2013-07-13
上传用户：wdq1111
应用于煤矿、石化等易燃易爆环境的电子设备必须满足防爆的要求，本质安全型是最佳的防爆形式。本质安全型开关电源具有重量轻、体积小、制造工艺简单、成本低、安全性能高等优点，因而具有广阔的发展前景。单端反激变换器是开关变换器的一种基本的拓扑结构，在实际中应用比较广泛，因此对单端反激变换器进行本质安全特性分析是本质安全开关电源设计的重要基础。本质安全型开关变换器的设计，主要是对变换器中的储能元件进行设计，即变换器中的电感和输出滤波电容进行设计。 本文对变换器的静态特性进行了深入分析，指出反激变换器存在三种工作模式：CISM-CCM、IISM-CCM和DCM：得出了变换器工作在整个动态范围内的最大输出纹波电压、最大电感电流和最大输出短路释放能量。对单端反激变换器的本质安全特性进行了分析，得出输出本质安全型单端反激变换器的非爆炸判断方法，并通过安全火花试验装置对变换器进行爆炸性试验，验证了输出本安判据的正确性。得出输出本质安全型单端反激变换器的设计方法，以同时满足输出纹波电压和输出本安要求作为约束条件，得到了本质安全型单端反激变换器电感、电容参数的设计范围。给出了具体实例，并进行仿真和试验研究，仿真和实验结果验证了理论分析的正确性和设计方法的可行性。
上传时间： 2013-06-25
上传用户：水中浮云
随着通讯技术和电力系统的发展，对通讯用电源和电力操作电源的性能、重量、体积、效率和可靠性都提出了更高的要求。而应用于中大功率场合的全桥变换器与软开关的结合解决了这一问题。因此，对其进行研究设计具有十分重要的意义。 首先，论文阐述PWM DC/DC变换器的软开关技术，且根据移相控制PWM全桥变换器的主电路拓扑结构，选定适合于本论文的零电压开关软开关技术的电路拓扑，并对其基本工作原理进行阐述，同时给出ZVS软开关的实现策略。 其次，对选定的主电路拓扑结构进行电路设计，给出主电路中各参量的设计及参数的计算方法，包括输入、输出整流桥及逆变桥的器件的选型，输入整流滤波电路的参数设计、高频变压器及谐振电感的参数设计以及输出整流滤波电路的参数设计。 然后，论述移相控制电路的形成，对移相控制芯片进行选择，同时对移相控制芯片UC3875进行详细的分析和设计。对主功率管MOSFET的驱动电路进行分析和设计。 最后，基于理论计算，对系统主电路进行仿真，研究其各部分设计的参数是否合乎实际电路。搭建移相控制ZV SDC/DC全桥变换器的实验平台，在系统实验平台上做了大量的实验。 实验结果表明，论文所设计的DC/DC变换器能很好的实现软开关，提高效率，使输出电压得到稳定控制，最后通过调整移相控制电路，可实现直流输出的宽范围调整，具有很好的工程实用价值。
上传时间： 2013-08-04
上传用户：zklh8989
本论文针对6kV/400kW三相异步电动机的中压变频器试验装置，从分析目前中压变频器常用的主回路拓扑入手，详细阐述并分析了本文研究的单元串联型中压变频器控制系统。 本文首先从理论上分析了多单元串联型中压变频器脉宽控制原理。然后，把一种高性能的V/f控制方案引入中压变频器控制系统。通过矢量补偿定子压降，进行转差补偿和对电机电流进行限制控制，实现了具有很好的低频性能并具有防“跳闸”等功能的V/f控制方案。 同时，本文将Siemens公司通用变频器的时隙、连接纸的概念运用到中压变频器控制领域。增加了系统的可变性，自由性和方便性。设计了具有系统组态功能的模块化软件，其中着重对控制软件中的几个重要功能进行了分析讨论。这些重要功能模块有：控制字和状态字、顺序控制、V/f曲线、给定积分器、基于电压补偿的输出自动稳压算法、通讯功能等。 中压变频器在实验室设计为6kV/22kW试验系统，实际设计为6kV/400kW的变频系统装置。本文给出了实验室调试结果及分析。实验结果表明，该中压变频器能够安全、稳定地运行。
上传时间： 2013-04-24
上传用户：mingaili888
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献如下： (1)使用算法融合方法合并MP3解码过程的相关步骤，以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块，可以减少一半的读写RAM操作；把IMDCT模块内部的三个算法步骤融合在一起进行设计，可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中，采用流水线设计技术，设置寄存器把较长的组合逻辑路径隔开，提高了电路的性能和可靠性；使用连续访问公共缓存技术，合理规划各计算子模块的工作时序，将数据计算的时间隐藏在访存过程中；充分利用频率线的零值区特性，有效地减少数据计算量，加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求。实验结果表明，MP3音频解码FPGA原型芯片可正常播放声音，解码音质良好。
上传时间： 2013-07-01
上传用户：xymbian
