加法减法
共 10 篇文章
加法减法 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 10 篇文章，持续更新中。
FPU加法器的设计与实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; ">浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文
基于选择进位32位加法器的硬件电路实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单
定点乘法器设计(中文)
<p>
</p>
<p>
定点乘法器设计(中文)</p>
<p>
运算符：</p>
<p>
+ 对其两边的数据作加法操作; A + B</p>
<p>
- 从左边的数据中减去右边的数据; A - B</p>
<p>
- 对跟在其后的数据作取补操作，即用0减去跟在其后的数据; - B</p>
<p>
* 对其两边的数据作乘法操作; A * B</p>
<
基于FPGA的MSK调制器设计与实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">介绍了MSK信号的优点，并分析了其实现原理，提出一种MSK高性能数字调制器的FPGA实现方案；采用自顶向下的设计思想，将系统分成串/并变换器、差分编码器、数控振荡器、移相器、乘法电路和加法电路等6大模块，重点论述了串/
集成运算放大器的应用
<BR>实验八 集成运算放大器<BR>一、实验目的<BR>1．学习集成运算放大器的使用方法。<BR>2．掌握集成运算放大器的几种基本运算方法。<BR>二、预习内容及要求<BR>集成运算放大器是具有高开环放大倍数的多级直接耦合放大电路。在它外部接上负反馈支路和一定的外围元件便可组成不同运算形式的电路。本实验只对反相比例、同相比例、反相加法和积分运算进行应用研究。<BR>1．图1是反相比例运算原理图。
运算放大器中的虚断虚短应用
<P> 虚短和虚断的概念</P>
<P> 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10 V～14 V。因此运放的差模输入电压不足1 mV，两输入端近似等电位，相当于 “短路”。开环电压放大倍数越大，两输入端的电位越接近相等。</P>
<P> “虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一
超高频窄带单级低噪声放大器的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">文中介绍了一款超高频窄带低噪声放大器电路，该电路结构小巧（20 mm ×13 mm ，厚度为0.6 mm），功能
8位加法器和减法器设计实习报告
8位加法器和减法器设计实习报告
加减法运算电路课程设计说明书
可以很好地完成加减运算的课程设计
电子设计大赛：波形合成与分解（包含所有电路图讲解、程序代码）（853594759）
全国大学生电子设计（课题：波形的合成与分解） 1 任务 设计制作一个具有产生多个不同频率的正弦信号，并将这些信号再合成为近似方波和三角波功能的电路。系统示意图如图1所示： 2要求 2.1 方波振荡器的信号经分频与滤波处理，同时产生频率为1kHz和3kHz与5kHz的正弦波信号，这三种信号应具有确定的相位关系；产生的信号波形无明显失真；幅度峰峰值分别为6V与2V和1.2V； 2.2制作一个由移相器和