用FPGA设计多功能数字钟
上传时间： 2013-10-27
上传用户：ommshaggar
逻辑综合带来了数字设计行业的革命，有效地提高了生产率，减少了设计周期时间。在手动转换设计的年代，设计过程受到诸多限制，结更容易带来人为的错误。而一个小小的错误就导致整个模块需进行重新设计，设计转换工作占去了整个设计周期的大部分时间，验证工作进行困难，设计技术无法重用等等。而自动逻辑综合工具的出现，突破了上述种种限制，使得设计者从繁琐的转换工作中解脱出来，将更多的时间用于验证和优化，不仅保证了功能的实现，而且有利于提高性能。可见，综合在逻辑设计中具有举足轻重的作用。
标签： 逻辑设计
上传时间： 2013-10-25
上传用户：colinal
一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力，根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能，允许用户在单个PROM 中将多种配置存储为不同的修订版本，从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑，用户就能在 PROM 中存储的多达四个不同的修订版本之间进行动态切换。多重启动或从多个设计修订进行动态重新配置的能力，与 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用时所提供的 MultiBoot 选项相似。本应用指南将进一步说明 Platform Flash PROM 如何提供附加选项来增强配置失败时的安全性，以及如何减少引脚数量和板面积。此外，Platform Flash PROM 还为用户提供其他优势：iMPACT 编程支持、单一供应商解决方案、低成本板设计和更快速的配置加载。本应用指南还详细地介绍了一个包含 VHDL 源代码的参考设计。
上传时间： 2013-10-10
上传用户：wangcehnglin
随着 EDA 设计的蓬勃发展，加之高速器件的大面积应用，单板的密度越来越大，提高 PCB单板的设计效率，已经成为我们亟待解决的问题。而 PCB 单机布线所花费的时间往往成为制约某一项目进度的瓶颈， 为大幅度提高单板整体设计效率，使用 MENTOR 公司的 ExpeditionPCB 布线器进行多人协同设计能很好地解决这个问题。而为了验证生产质量，需要在单板上添加在线测试点，如何应用 Mentor 布线工具来自动添加测试点提高工作效率显得尤为重要，本文就如何使用 ExpeditionPCB布线器自动添加测试点给出一些基本方法。 [关键词] Mentor、测试点、提高效率
上传时间： 2013-10-19
上传用户：jeffery
随着PCB设计复杂程度的不断提高，设计工程师对 EDA工具在交互性和处理复杂层次化设计功能的要求也越来越高。Cadence Design Systems, Inc. 作为世界第一的EDA工具供应商，在这些方面一直为用户提供业界领先的解决方案。在 Concept-HDL15.0中，这些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局属性修改删除，以及全局器件替换的图形化工作界面。在这些全新的工作环境中，用户可以在图纸，设计，工程不同的级别上对器件，以及器件/线网的属性进行全局性的编辑。
上传时间： 2013-11-12
上传用户：ANRAN
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay栏.
上传时间： 2013-11-12
上传用户：Late_Li
随着SoC设计复杂度的提高，验证已成为集成电路设计过程中的瓶颈，而FPGA技术的快速发展以及良好的可编程特性使基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。本文讨论了GPS基带的验证方案以及基于FPGA的设计实现，并对验证过程中的问题进行了分析，并提出相应的解决办法。
上传时间： 2014-08-04
上传用户：1184599859
设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证.
上传时间： 2013-10-13
上传用户：yl1140vista
摘 要:介绍了FPGA最新一代器件Virtex25上的高速串行收发器RocketIO。基于ML505开发平台构建了一个高速串行数据传输系统,重点说明了该系统采用RocketIO实现1. 25Gbp s高速串行传输的设计方案。实现并验证了采用FPGA完成千兆串行传输的功能目标,为后续采用FPGA实现各种高速协议奠定了良好的基础。关键词: FPGA;高速串行传输; RocketIO; GTP 在数字系统互连设计中,高速串行I/O技术取代传统的并行I/O技术成为当前发展的趋势。与传统并行I/O技术相比,串行方案提供了更大的带宽、更远的距离、更低的成本和更高的扩展能力,克服了并行I/O设计存在的缺陷。在实际设计应用中,采用现场可编程门阵列( FPGA)实现高速串行接口是一种性价比较高的技术途径。
上传时间： 2013-10-22
上传用户：semi1981
EDA工程建模及其管理方法研究2 1 随着微电子技术与计算机技术的日益成熟，电子设计自动化(EDA)技术在电子产品与集成电路 (IC)芯片特别是单片集成(SoC)芯片的设计应用中显得越来越重要。EDA技术采用“自上至下”的设计思想，允许设计人员能够从系统功能级或电路功能级进行产品或芯片的设计，有利于产品在系统功能上的综合优化，从而提高了电子设计项目的协作开发效率，降低新产品的研发成本。 近十年来，EDA电路设计技术和工程管理方面的发展主要呈现出两个趋势： (1) 电路的集成水平已经进入了深亚微米的阶段，其复杂程度以每年58％的幅度迅速增加，芯片设计的抽象层次越来越高，而产品的研发时限却不断缩短。 (2) IC芯片的开发过程也日趋复杂。从前期的整体设计、功能分，到具体的逻辑综合、仿真测试，直至后期的电路封装、排版布线，都需要反复的验证和修改，单靠个人力量无法完成。IC芯片的开发已经实行多人分组协作。由此可见，如何提高设计的抽象层次，在较短时间内设计出较高性能的芯片，如何改进EDA工程管理，保证芯片在多组协作设计下的兼容性和稳定性，已经成为当前EDA工程中最受关注的问题。
上传时间： 2013-10-15
上传用户：shen007yue
