本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器....
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器....
本文主要介绍了50%占空比三分频器的三种设计方法,并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD,在QUARTUSⅡ4.2软件平台上进行。...
一个简单的中文分词器,java语言描述,并附带...
一个3分频器。可进一步改装成实际需要的分频器使用...
CPLD 的程序,分频器...
用verilog编写适中分频器 并且还有测试程序...
用verilog编写适中分频器 并且还有测试程序...
一对四分用器的VHDL源码,(输入:D ,输出: Y3 Y2 Y1 Y0,另有两个输入控制端S1与S0控制输出选择)...
分频器 FPGA程序设计 二分频 对硬件设计有很大用处...
任意N进制分频器的标准VHDL代码(原创)...