虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

功<b>分</b>器

  • 数字式计时器一般都由震荡器

    数字式计时器一般都由震荡器,分频器,译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器,接成各种不同进制的计数器组成计时系统,译码器,显示器组成显示系统,另外一些组合电路组成校时调节系统。

    标签: 数字式 计时器

    上传时间: 2013-12-18

    上传用户:13188549192

  • 蜂鸣器实验 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调

    蜂鸣器实验 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调,该实验通过设计一个状 态机和分频器使蜂鸣器发出“多来咪发梭拉西多”的音调。

    标签: 蜂鸣器 实验 发送 定频

    上传时间: 2013-12-25

    上传用户:athjac

  • a) 参考《TMS320LF240x DSP结构、原理及应用》

    a) 参考《TMS320LF240x DSP结构、原理及应用》,弄清TMS320LF2407的定时器功能。 b) 测试定时器Timer1,周期中断0.1秒,并控制灯D2闪烁时间为Ts c) 单步运行程序,观察发光二极管D2的发光情况。 d) 程序装入片外,按“RUN”观察发光二极管D2的发光情况。

    标签: 240x TMS 320 240

    上传时间: 2014-12-06

    上传用户:无聊来刷下

  • 用8253作为秒定时器

    用8253作为秒定时器,每0.1秒8253周期定时中断,8253的OUT0接到8259的IRO端,8259向8086产生中断请求,中断类型号为08H。程序开辟秒、分、小时、寄存器单元,秒寄存器每记数满60,分寄存器值加1,同时秒寄存器清0。分寄存器每记数满60,小时寄存器值加1,同时分寄存器清0。秒、分、小时寄存器中的二进制值转换成BCD码后,送6位LED数码管显示。

    标签: 8253 定时器

    上传时间: 2014-01-25

    上传用户:懒龙1988

  • [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][

    [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现ADC0809的采样电路设计][15--DMA方式A/D采样控制电路设计][16--硬件电子琴][17--乐曲自动演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA图像显示控制器(彩条)][21--VGA图像显示控制器][22--等精度频率计][23--模拟波形发生器][24--模拟示波器][25--通用异步收发器(UART)][26--8位CPU设计(COP2000)]

    标签: xilinx VHDL 01 02

    上传时间: 2014-09-06

    上传用户:han_zh

  • 4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入

    4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入,A和B分别是4位的数据输入,S0、S1、M分别为一位的功能选择输入信号;Cout是一位的进位输出,F是4为的运算结果输出。

    标签: 4bit ALU alu 运算

    上传时间: 2013-12-09

    上传用户:sevenbestfei

  • Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”

    Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”,概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的设计”描述将 TI TMSC6000 EMIF 连接到 Virtex?-II 系列或 Spartan?-3 FPGA 的实现。 ? 第 3 章“Virtex-4 FPGA 到 EMIF 的设计” 描述将 TI TMS320C64x EMIF 连接到 Virtex-4 FPGA 的实现。 ? 第 4 章“参考设计” 提供参考设计的目录结构和参考设计文件的链接。 ? 附录 A “Virtex-4 ISERDES 样本代码” 提供 Virtex-4 实现的样本代码列表。 ? 附录 B “EMIF 寄存器域描述” 定义 TI DSP 寄存器域。 ? 附录 C “相关参考文件” 提供相关文档的链接

    标签: Specification disclosing Xilinx EMIF

    上传时间: 2016-12-06

    上传用户:litianchu

  • 本代码为编码开关代码

    本代码为编码开关代码,编码开关也就是数字音响中的 360度旋转的数字音量以及显示器上用的(单键飞梭开 关)等类似鼠标滚轮的手动计数输入设备。 我使用的编码开关为5个引脚的,其中2个引脚为按下 转轮开关(也就相当于鼠标中键)。另外3个引脚用来 检测旋转方向以及旋转步数的检测端。引脚分别为a,b,c b接地a,c分别接到P2.0和P2.1口并分别接两个10K上拉 电阻,并且a,c需要分别对地接一个104的电容,否则 因为编码开关的触点抖动会引起轻微误动作。本程序不 使用定时器,不占用中断,不使用延时代码,并对每个 细分步数进行判断,避免一切误动作,性能超级稳定。 我使用的编码器是APLS的EC11B可以参照附件的时序图 编码器控制流水灯最能说明问题,下面是以一段流水 灯来演示。

    标签: 代码 编码开关

    上传时间: 2017-07-03

    上传用户:gaojiao1999

  • 分频系数为8

    分频系数为8,分频输出信号占空比为50 的分频器

    标签: 分频 系数

    上传时间: 2013-12-27

    上传用户:lps11188

  • 1.8421码十进制计数器 2.分频系数为8

    1.8421码十进制计数器 2.分频系数为8,占空比为0.5的分频器 3.控制8个二极管的电路

    标签: 1.8421 十进制计数器 分频 系数

    上传时间: 2017-09-09

    上传用户:李梦晗