该程序用事件管理器B的定时器4定时时间来触发A/D采样的启动。采样时采用级联模式，一次做16个转换，转换通道分别是0~15。转换完成后，在A/D中断服务子程序中将转换结果读出。该程序做一次A/D采样。
标签： 采样 程序 定时器 定时
上传时间： 2017-09-25
上传用户：标点符号
基于ARM-FPGA的IRIG-B码产生器的研制这是一份非常不错的资料，欢迎下载，希望对您有帮助！
标签： arm fpga
上传时间： 2021-12-30
上传用户：
计数器,分频器,锁存器,驱动器分册
标签： 计数器 分频器 分 锁存器
上传时间： 2013-04-15
上传用户：eeworm
专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf
标签： 338 5.7 集成电路
上传时间： 2013-04-24
上传用户：kiklkook
基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
标签： FPGA 分频器
上传时间： 2013-08-15
上传用户：llwap
fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
标签： FPGA 分频器 源代码
上传用户：lizhen9880
用Verilog实现基于FPGA的通用分频器
标签： Verilog FPGA 分频器
上传时间： 2013-08-30
上传用户：xingyuewubian
分频器 FPGＡ程序设计 二分频 对硬件设计有很大用处\r\n
标签： FPG 分频器 二分频 程序设计
上传时间： 2013-08-31
上传用户：lhc9102
基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
标签： CPLD-FPGA 整数 分频器
上传时间： 2013-09-03
上传用户：pioneer_lvbo
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n
标签： VHDL 源程序 整数 分频器
上传时间： 2013-09-04
上传用户：fdfadfs
