本文应用EDA技术,基于FPGA器件设计与实现UART,并采用CRC校验。主要工作如下: 1、在异步串行通信电路部分完全用FPGA来实现。选用Xilinx公司的SpartanⅢ系列的XC3S1000来实现异步串行通信的接收、发送和接口控制功能,利用FPGA集成度比较高,具有在线可编程能力,在其完成各种功能的同时,完全可以将串行通信接口构建其中,可根据实际需求分配资源。 2、利用VerilogHDL语言非常容易掌握,功能比VHDL更强大的特点,可以在设计时不断修改程序,来适用不同规模的应用,而且采用Verilog输入法与工艺性无关,利用系统设计时对芯片的要求,施加不同的约束条件,即可设计出实际电路。 3、利用ModelSim仿真工具对程序进行功能仿真和时序仿真,以验证设计是否能获得所期望的功能,确定设计程序配置到逻辑芯片之后是否可以运行,以及程序在目标器件中的时序关系。 4、为保证数据传输的正确性,采用循环冗余校验CRC(CyclicRedundancyCheck),该编码简单,误判概率低,为了减少硬件成本,降低硬件设计的复杂度,本设计通过CRC算法软件实现。 实验结果表明,基于EDA技术的现场可编程门阵列FPGA集成度高,结构灵活,设计方法多样,开发周期短,调试方便,修改容易,采用FPGA较好地实现了串行数据的通信功能,并对数据作了一定的处理,本设计中为CRC校验。另外,可以利用FPGA的在线可编程特性,对本设计电路进行功能扩展,以满足更高的要求。
上传时间: 2013-04-24
上传用户:Altman
随着技术的飞速发展,电力电子装置如变频设备、变流设备等容量日益扩大,数量日益增多。由于非线性器件的广泛使用,使得电网中的谐波污染日益严重,给电力系统和各类用电设备带来危害,轻则增加能耗,缩短设备使用寿命,重则造成用电事故,影响安全生产,电力谐波已经成为电力系统的公害。除了传统的滤波方法,例如,无源滤波、改变系统的拓补结构来抑制谐波外,人们已广泛应用有源滤波器(APF)来消除注入电网的谐波,而实现有源滤波策略的前提就是能够实时、精确地检测出谐波电流。谐波检测是谐波研究中的一个重要的分支,是解决其他相关谐波问题的基础,因此进行谐波检测的研究具有重要的理论意义和实用价值。设计一种精度高、实时性好且适用范围宽的谐波电流检测方法是国内外众多学者致力研究的目标。 本文主要从谐波检测理论和实现方法上探讨了高精度、高实时性谐波检测数字系统的相关问题。论文中阐述了电力系统谐波的相关概念和产生原理,并分析了电力谐波的特点,对国内外各种谐波检测方法进行了分析和研究。在检测理论上,本文采用FFT理论来计算谐波含量,研究了Radix-2 FFT在谐波检测中的应用,综述了可编程元器件的发展过程、工艺发展及目前的应用情况,并介绍了一种主流硬件描述语言VHDL。最后以FPGA芯片XC2S200为硬件平台,以ISE6.0为软件平台,利用VHDL语言描述的方式实现了512点16Bit的快速傅立叶变换系统,并进行了仿真、综合等工作。仿真结果表明其计算结果达到了一定的精度,运行速度可以满足一般实时信号处理的要求。
上传时间: 2013-06-02
上传用户:moshushi0009
随着各种非线性电力电子设备的大量应用,电网中的谐波污染日益严重。为了保证电力系统的安全经济运行,保证电气设备和用电人员的安全,治理电磁环境污染、维护绿色环境,研究实时、准确的电力谐波分析系统,对电网中的谐波进行实时检测、分析和监控,都具有重要的理论和工程实际意义。 目前实际应用的电力谐波分析系统大多是以单片机为核心组成。单片机运行速度慢,实时性较差,不能满足实际应用中对系统实时性越来越高的要求。另外,单片机的地址线和数据线位数较少,这使得由单片机构成的电力谐波分析系统外围电路庞大,系统的可靠性和可维护性上都大打折扣。 本文首先研究了电力谐波的产生,危害及国内外研究现状,对电力谐波检测中常用的各种算法进行分析和比较;然后介绍了FPGA芯片的特性和SOPC系统的特点,并分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性。综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况。 然后,对整个谐波处理器系统的框架及结构进行描述,包括系统的功能结构分配,外围硬件电路的结构及软件设计流程。其后,针对系统外围硬件电路、FFTIP核设计和SOPC系统的组建,进行详细的分析与设计。系统采用NiosⅡ处理器核和FFT运算协处理器相结合的结构。FFT运算用专门的FFT运算协处理器核完成,使得系统克服的单片机系统实时性差和速度慢的缺点。FFTIP核采用现在ASIC领域的一种主流硬件描述语言VHDL进行编写,采用顺序的处理结构和IEEE浮点标准运算,具有系统简单、占用硬件资源少和高运算精度的优点。谐波分析仪系统组建采用SOPC系统。SOPC系统具有可对硬件剪裁和添加的特点,使得系统的更简单,应用面更广,专用性更强的优点。最后,给出了对系统中各模块进行仿真及系统生成的结果。
上传时间: 2013-04-24
上传用户:cy_ewhat
文中简单阐述了红外辐射机理,论述了红外焦平面阵列技术的发展状况。红外成像系统,尤其是红外焦平面阵列,由于探测器材料和制造工艺的原因,各像素点之间的灵敏度存在差别,甚至存在一些缺陷点,各个探测单元特征参数不完全一致,因而存在着较大的非均匀性,降低了图像的分辨率,影响了红外成像系统的有效作用距离。实时非均匀性校正是提高和改善红外图像质量的一项重要技术。 论文建立了描述其非均匀性的数学模型,分析了红外焦平面阵列非均匀性产生的原因及特点,讨论了几种常用的非均匀性校正的方法,指出了其各自的优缺点和适应场合。 根据红外探测器光谱响应的特点和基于参考源的两点温度非均匀性校正理论,采用FPGA+DSP实现红外成像系统实时非均匀性两点校正,设计完成了相应的红外焦平面阵列非均匀性校正硬件电路。对该系统中各个模块的功能及电路实现进行了详细的描述,并给出了相应的结构框图。同时给出了该图像处理器的部分软件流程图。该方法动态范围大而且处理速度快,适用于红外成像系统实时的图像处理场合。实践表明,该方案取得了较为满意的结果。
上传时间: 2013-04-24
上传用户:shinnsiaolin
在数字化、信息化的时代,数字集成电路应用得非常广泛。随着微电子技术和工艺的发展,数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路(VLSIC)逐步发展到今天的专用集成电路(ASIC)。但是ASIC因其设计周期长,改版投资大,灵活性差等缺陷制约着它的应用范围。可编程逻辑器件的出现弥补了ASIC的缺陷,使得设计的系统变得更加灵活,设计的电路体积更加小型化,重量更加轻型化,设计的成本更低,系统的功耗也更小了。FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPID等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。 本论文撰写的是用FPGA来实现无人小飞机系统中基带信号的处理过程。整个信号处理过程全部采用VHDL硬件描述语言来设计,并用Modelsim仿真系统功能进行调试,最后使用了Xilinx 公司可编程的FPGA芯片XC2S100完成,满足系统设计的要求。 本文首先研究和讨论了无线通信系统中基带信号处理的总体结构,接着详细阐述了各个模块的设计原理和方法,以及FPGA结果分析,最后就关键技术和难点作了详细的分析和研究。本文的最大特色是整个系统全部采用FPGA的方法来设计实现,修改灵活,体积小,功耗小。本系统的设计包括了数字锁相环、纠错编解码、码组交织、扰码加入、巴克码插入、帧同步识别、DPSK调制解调及选择了整体的时序,所有的组成部分都经过了反复地修改和调试,取得了良好的数据处理效果,其关键之处与难点都得到了妥善地解决。本文分别在发射部分(编码加调制)和接收部分(解调加解码)相独立和相联系的情况下,获得了仿真与实测结果。
上传时间: 2013-07-05
上传用户:acon
FPGA是一种可通过用户编程来实现各种数字电路的集成电路器件。用FPGA设计数字系统有设计灵活、低成本,低风险、面市时间短等好处。本课题在结合国际上FPGA器件方面的各种研究成果基础上,对FPGA器件结构进行了深入的探讨,重点对FPGA的互连结构进行了分析与优化。FPGA器件速度和面积上相对于ASIC电路的不足很大程度上是由可编程布线结构造成的,FPGA一般用大量的可编程传输管开关和通用互连线段实现门器件的连接,而全定制电路中仅用简单的金属线实现,传输管开关带来很大的电阻和电容参数,因而速度要慢于后者。这也说明,通过优化可编程连接方式和布线结构,可大大改善电路的性能。本文研究了基于SRAM编程技术的FPGA器件中逻辑模块、互连资源等对FPGA性能和面积的影响。论文中在介绍FPGA器件的体系构架后,首先对开关矩阵进行了研究,结合Wilton开关矩阵和Disioint开关矩阵的特点,得到一个连接更加灵活的开关矩阵,提高了FPGA器件的可布线性,接着本课题中又对通用互连线长度、通用互连线间的连接方式和布线通道的宽度等进行了探讨,并针对本课题中的FPGA器件,得出了一套适合于中小规模逻辑器件的通用互连资源结构,仿真显示新的互连方案有较好的速度和面积性能,在互连资源的面积和性能上达到一个很好的折中。 接下来课题中对FPGA电路的可编程逻辑资源进行了研究,得到了一种逻辑规模适中的粗粒度逻辑块簇,该逻辑块簇采用类似Xilinx 公司的FPGA产品的LUT加触发器结构,使逻辑块簇内部基本逻辑单元的联系更加紧密,提高了逻辑资源的功能和利用率。随后我们还研究了IO模块数目的确定和分布式SRAM结构中编程电路结构的设计,并简单介绍了SRAM单元的晶体管级设计原理。最后,在对FPGA构架研究基础上,完成了一款FPGA电路的设计并设计了相应的电路测试方案,该课题结合CETC58研究所的一个重要项目进行,目前已成功通过CSMC0.6μm 2P2M工艺成功流片,测试结果显示其完全达到了预期的性能。
上传时间: 2013-04-24
上传用户:6546544
8051系列是至今为止最成功的单片机之一,在FPGA平台上研究带硬件浮点运算器的8051是对其在SoC及专用化的方向上的一次迈进。文章首先介绍了8051的基本架构,包括硬件模块、指令系统、内存分配以及基本外设。然后讲解了在设计8051时如何划分模块,每个模块的功能与设计,同时也介绍了如何设计流水线来加速8051的处理速度。对于浮点运算器,文章介绍了IEEE浮点数的表示方法,包括各种特殊值的表示方法以及作用。在探讨浮点运算器设计的时候首先是给出了模块的划分及其实现的功能,然后以生动的实例介绍了加减乘除四种浮点运算的算法。在介绍完8051与浮点运算器设计以后,文章介绍了如何将浮点运算器集成到8051上,包括硬件上的数据线接口和控制线接口,以及软件中如何运用硬件浮点运算器。最后文章给出了此设计在ModelSim上的仿真结果以及在CyclonelIFPGA芯片上的验证过程,可以清楚地看到,与KeilC51软件库的浮点运算相比,加法运算从186个时钟周期减少到4个时钟周期,减法运算从200个时钟周期减少到4个时钟周期,乘法运算从241个时钟周期减少到4个时钟周期,而除法则由原来的¨lO个时钟周期减少到4个时钟周期,可见硬件浮点运算器使8051在运算能力上有了质的提高。 笔者也在“Google”和“百度”搜索引擎上,以及“维普数据论文网’’上搜索过,都没有发现有类似的设计,带硬件浮点运算器的8051可谓是一次创新,希望在实际应用中能有用武之地。
上传时间: 2013-04-24
上传用户:13081287919
随着集成电路的设计规模越来越大,FPGA为了满足这种设计需求,其规模也越做越大,传统平面结构的FPGA无法满足实际设计需求。首先是硬件设计上的很难控制,其次就是计算机软件面临很大挑战,所有复杂问题全部集中到布局布线(P&R)这一步,而实际软件处理过程中,P&R所占的时间比例是相当大的。为了缓解这种软件和硬件的设计压力,多层次化结构的FPGA得以采用。所谓层次化就是可配置逻辑单元内部包含多个逻辑单元(相对于传统的单一逻辑单元),并且内部的逻辑单元之间共享连线资源,这种结构有利于减少芯片面积和提高布通率。与此同时,FPGA的EDA设计流程也多了一步,那就是在工艺映射和布局之间增加了基本逻辑单元的装箱步骤,该步骤既可以认为是工艺映射的后处理,也可认为是布局和布线模块的预处理,这一步不仅需要考虑打包,还要考虑布线资源的问题。装箱作为连接软件前端和后端之间的桥梁,该步骤对FPGA的性能影响是相当大的。 本文通过研究和分析影响芯片步通率的各种因素,提出新的FPGA装箱算法,可以同时减少装箱后可配置逻辑单元(CLB)外部的线网数和外部使用的引脚数,从而达到减少布线所需的通道数。该算法和以前的算法相比较,无论从面积,还是通道数方面都有一定的改进。算法的时间复杂度仍然是线性的。与此同时本文还对FPGA的可配置逻辑单元内部连线资源做了分析,如何设计可配置逻辑单元内部的连线资源来达到即减少面积又保证芯片的步通率,同时还可以提高运行速度。 另外,本文还提出将电路分解成为多块,分别下载到各个芯片的解决方案。以解决FPGA由于容量限制,而无法实现某些特定电路原型验证。该算法综合考虑影响多块芯片性能的各个因数,采用较好的目标函数来达到较优结果。
上传时间: 2013-04-24
上传用户:zhaoq123
GPS全球定位系统是美国国防部为军事目的而建立的卫星导航系统,其主要目的是解决海上、陆地和空中运载工具的导航定位问题。GPS作为新一代卫星导航系统,不仅具有全球、全天候、连续、高精度导航与定位能力,而且具有优良的抗干扰性和保密性。因此,发展全球定位系统是当今导航技术现代化的一个重要标志。在GPS接收机中,为了得到导航电文并对其进行解算,要完成复杂的信号处理过程。其中,怎样捕获到卫星信号,并对C/A码进行跟踪是研制GPS接收机的重要问题之一。本文在对GPS信号的结构进行深入的分析后,结合FPGA的特点,对算法进行设计及优化后,给出了相应的仿真。内容主要包括以下几个方面: 1.对GPS信号结构的产生原理进行了深入地分析,并对GPS信号的调制机理进行详细地阐述。 2.在GPS信号的捕获方面,采用了基于FFT频域的快速捕获的方法,即将接收到的GPS信号先利用快速傅立叶变换(FFT)变换到频域,在频域完成相应的运算后,再利用傅立叶反变换(IFFT)变换到时域。从而大大减少了计算量,加快了信号捕获的速度,提高了捕获性能。 3.在C/A码跟踪部分,本文采用了非相干延迟锁定环对C/A码进行跟踪。来自载波跟踪环路的本地载波将输入的信号变成基带信号,然后分别和本地码的三个不同相位序列进行相乘,将相乘结果进行累加,经过处理将得到码相位和当前的载波频率送到载波跟踪环路。 4.载波跟踪环,本文采用的是科斯塔斯环。载波跟踪环和码跟踪环在结构上相似,故本文只对关键的载波NCO进行了仿真。 本文的创新点主要是使用FPGA对整个GPS信号的捕获及C/A码的跟踪进行设计。此外,根据FPGA的特点,在不改变外部硬件设计的前提下,改变相应的IP核或相关的VHDL程序就可对系统进行各种优化设计,以适应不同类型的GPS接收机的不同功能。
上传时间: 2013-06-27
上传用户:哇哇哇哇哇
使用Java语言有非常多的好处,如安全的对象引用、语言级支持多线程和跨平台等特性。但是嵌入式系统中Java语言的应用却很少见,这是由于Java如下两方面的不足: (1)Java虚拟机实现需要大量的硬件资源;(2)Java语言的运行时间不可预测。 为此,本论文将实现一个能够应用在低端FPGA器件的实时Java虚拟机。论文的主要创新点如下: 1.使用基于堆栈的RISC模型处理器实现CISC模型的JVM; 2.处理器微指令无任何相关性; 3.所设计的JVM能使Java程序拥有足够的底层访问能力。 论文的主要内容和工作如下: 1.制定基于堆栈的RISC结构处理器各级结构。 2.设计简洁高效的处理器微指令,并且微指令能够满足字节码的需要。 3.制定Java字节码到处理器代码的转换关系和快速转换结构。 4.设计中使用高速缓存,提高运行速度。 5.优化堆栈的硬件结构,使得出栈入栈操作更加简洁快速。 6.设计一系列的本地方法,使得Java程序能够直接访问底层资源。 7.将Java类库使用本地方法实现。 8.自定义程序在内存中的结构,并使用装载工具实现。 9.制定处理外围数据处理机制,如IO和内存接口10.制定中断处理方式,并且实现软中断的机制。
上传时间: 2013-06-11
上传用户:417313137