用vhdl实现占空比1:1的通用分频模块
用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载...
用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载...
这是用VHDL语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。...
VHDL语言编写三分频,可以扩展实现任意奇数...
分频器 几次分频欧次分频 vhdl 语言实现...
一个简单的VHDL分频模块,可以嵌套自己的子程序实现任意分频...
带分频器的bcd计数电路设计,verilog源码...
半整数分频器电路的VHDL源程序,供大家学习和讨论。...
用VHDL编写的8位全加器,数字分频器等程序...
采用C语言来编辑分频 测控 计数和储存。和硬件相匹配,用单片机来实现的FM调制器...
用verilog写的cpld的各种分频程序,希望大家指正,谢谢!...