常用4000系列标准数字电路的中文名称资料 型号 器件名称 厂牌 备注 CD4000 双3输入端或非门+单非门 TI CD4001 四2输入端或非门 HIT/NSC/TI/GOL CD4002 双4输入端或非门 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 双互补对加反相器 NSC CD4008 4位超前进位全加器 NSC CD4009 六反相缓冲/变换器 NSC CD4010 六同相缓冲/变换器 NSC CD4011 四2输入端与非门 HIT/TI CD4012 双4输入端与非门 NSC CD4013 双主-从D型触发器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器 NSC CD4015 双4位串入/并出移位寄存器 TI CD4016 四传输门 FSC/TI CD4017 十进制计数/分配器 FSC/TI/MOT CD4018 可预制1/N计数器 NSC/MOT CD4019 四与或选择器 PHI CD4020 14级串行二进制计数/分频器 FSC CD4021 08位串入/并入-串出移位寄存器 PHI/NSC CD4022 八进制计数/分配器 NSC/MOT CD4023 三3输入端与非门 NSC/MOT/TI CD4024 7级二进制串行计数/分频器 NSC/MOT/TI CD4025 三3输入端或非门 NSC/MOT/TI CD4026 十进制计数/7段译码器 NSC/MOT/TI CD4027 双J-K触发器 NSC/MOT/TI CD4028 BCD码十进制译码器 NSC/MOT/TI CD4029 可预置可逆计数器 NSC/MOT/TI CD4030 四异或门 NSC/MOT/TI/GOL CD4031 64位串入/串出移位存储器 NSC/MOT/TI CD4032 三串行加法器 NSC/TI CD4033 十进制计数/7段译码器 NSC/TI CD4034 8位通用总线寄存器 NSC/MOT/TI CD4035 4位并入/串入-并出/串出移位寄存 NSC/MOT/TI CD4038 三串行加法器 NSC/TI CD4040 12级二进制串行计数/分频器 NSC/MOT/TI CD4041 四同相/反相缓冲器 NSC/MOT/TI CD4042 四锁存D型触发器 NSC/MOT/TI CD4043 4三态R-S锁存触发器("1"触发) NSC/MOT/TI CD4044 四三态R-S锁存触发器("0"触发) NSC/MOT/TI CD4046 锁相环 NSC/MOT/TI/PHI CD4047 无稳态/单稳态多谐振荡器 NSC/MOT/TI CD4048 4输入端可扩展多功能门 NSC/HIT/TI CD4049 六反相缓冲/变换器 NSC/HIT/TI CD4050 六同相缓冲/变换器 NSC/MOT/TI CD4051 八选一模拟开关 NSC/MOT/TI
上传时间： 2022-05-05
上传用户：
最适合初学者入门 Kinetis 的教程随着技术的发展，单片机型号越来越繁多，入门的难度也逐渐加多，学习周期自然不断延长。为了让初学者快速入门，减少学习时间，尤其是为了那些参加智能车比赛而没时间学习深入研究Kinetis单片机朋友，我们特意写了Kinetis开发板的教程。力求大大减少初学者的学习时间。野火Kinetis开发教程，主要有IAR的使用教程、Kinetis启动流程讲解、野火K60库的调用三个部分组成。我们不再详细讲解寄存器，而且推荐你们直接调用我们的函数库。野火K60函数库，函数内部会自动计算频率，设置分频，直接调用，减少你们的后顾之忧，可以加快你们的开发速度。目前，单片机型号如此之多，而产品的开发所允许给我们的时间越来越少，我们完全没有必要深入研究寄存器设置，就算你能把寄存器背得滚瓜烂熟，过段时间不去接触，还是没法记住的。现在的单片机开发，工程师往往都是利用官方的固件库来进行开发，而不再是靠自己重新建立自己的函数库进行开发。例如ST公司推出的ST库，让你可以完全不需要考虑底层开发而直接开发自己的产品。飞思卡尔公司，在这方便确实让人感到失望，这也是野火嵌入式工作室要建立自己的野火Kinetis库的原因。
上传时间： 2022-06-23
上传用户：jason_vip1
VIP专区-嵌入式/单片机编程源码精选合集系列（52）资源包含以下内容：1. C8051F020的SED1335驱动程序.2. AD7714 AD转换keil C51 源代码.3. C8051F020 SMB 总线驱动源代码.4. 温度传感器18B20的keil C51驱动程序.5. C8051F020读写24C256的keil c51程序.6. 51+sl811读写U盘的源程序＋原理图.7. 基于CPLD的二进制码转换为二十进制（BCD）码的电路[1].8. 从大量的wince源代码中剥离出的fat文件系统源代码。移植性非常高。 微软的代码.9. 凌阳MINI OS 实例.10. threadx操作系统源代码之.11. threadx操作系统源代码之.12. threadx操作系统源代码之.13. threadx操作系统源代码之.14. 免费的tcp ip 协议的pcb sch.15. windows mobile pocket pc移动开发源代码书籍.16. 附件程序是我用DSP2812开发的无刷直流电机控制程序.17. 步进电机控制系统.18. 多数位分频器.............................................可直接编译.19. 自己写的c语言版的软件实现cpu的pipeline功能的程序。对于学习体系结构的同仁有好处。.20. 一个多级菜单的例子.21. vhdl语言.22. 倒车雷达源代码.23. 一个很有用的USB开发的简单例子.24. 常用的窜口调试器.25. 用ＭＡＸ６９５９实现的键盘以及数码显示原代码.26. 基于ARM的生物识别系统.27. 51的IO口模拟UARTRS232 波特率9600 Fosc：22.1184MHz 已在keilc51调试通过.28. 数控恒流源电路原理图 是03年全国大学生电子大塞提.29. 图书馆管理系统..大家多点给我鼓励给我支持哦...我会多点上载代码到这里的..30. 掏美元培训得来的某外国公司推广keil ARM 和LPC2100的源码。.31. BT878 图象显示 VxWorks 驱动程序.32. 我自己用的MSP430的JTAG。包括原理图和PCB版图！AD6软件打开。.33. 书名“全能混合电路仿真 OrCAD PSpice A-D V9”.34. S3530a和C8051f020的通信测试程序！.35. 本文介绍了在基于ARM7的嵌入式系统上开发 USB接口的详细内容。.36. ucos移植到m64.37. AVRcamVIEW/jre/bin/java -jar /opt/AVRcamVIEW/lib/AVRcamVIEW.jar.38. 最新ZigBee1.1协议规范.比ZigBee0.8有所改进..39. 关于zigbee的一篇论文,国外的,写的相当不错,推荐同行的.40. PID是比例、积分、微分三个词语的英文缩写.
上传时间： 2013-05-29
上传用户：eeworm
VIP专区-嵌入式/单片机编程源码精选合集系列（58）资源包含以下内容：1. veriloghdl语言工具书.2. 嵌入式词典查询.3. 基于ZigBee的无线网络技术.4. IO 口模拟232通讯程序使用两种方式的C程序.5. 用Turbo C 实现动画的一个简单的实现方法 这种简单方法利用cleardevice()和delay()函数相互配合.6. dsp2812系列开发办的原理图.7. 此程序为网络通信的16位校验累加和的经典程序。虽然简单但是很经典。代码简洁.8. 触摸式人行灯控制器原理图 触摸式人行灯控制器原理图.9. 3310LCD的C51驱动程序,还不错哦.10. 一些常用的LCD的C51驱动程序,还不错哦.11. NXP示例编码集,Software that is described herein is for illustrative purposes only which provides custom.12. W78E516B在系统编程的上位机程序.13. 使用TI TMS2407 实现SVPWM同步电机控制算法。源代码在闻廷科技的2407开发板上已经调试成功。.14. Nucleus Kernel Demo Full source code.15. Altera CPLD矩阵键盘一个很不错的Altera芯片程序.16. 基于Nios II的串口通信.17. The combined demo is dedicated for S1C33L05, so DMT33L05 should be used to load and run the demo. F.18. 用CPLD驱动SJA1000 CAN控制器.19. arm uart program lpc2104.20. 嵌入式PLC,基于8051F020,在KEIL上开发,可实现自定义ＰＬＣ功能.21. SMDK2410原理图protel格式和PCB库元件.22. 功能：调用IAP服务程序实现Flash ROM的读/写操作向Flash ROM地址1000H处写入10个数据.23. 功能：由KEY1键使系统进入空闲状态.24. WDT功能试验。使用WDT的定时模块.25. 功能：使用CCU的4个模块.26. s3c2440开发板can控制器sja1000驱动.27. 一个3分频器。可进一步改装成实际需要的分频器使用.28. 通过软件的仿真,硬件的调试,实现串口数据的传输,开发环境包括C-C++与汇编语言..29. ICD2原理图（protel格式、带usb接口和串口）.30. 免費分享版網路硬碟 01.創意風格首頁 02.申請會員 03.密碼查詢 04.會員容量限制 05.上傳檔案支援 Persits.Upload Dundas.Upload Lyf.31. 是一个ARM214系连的最小系统原理图,希望能多爱好嵌入是开发的人员有帮助.32. ds1621的c51驱动,带12864液晶驱动..33. ds1302时钟代码.34. LCD显示屏驱动sed1335驱动.35. 汉字显示字库及程序源码14*16标准字库.36. 14*16字库生成器升级版.37. This utility downloads code to Philip LPC 2000 series chips.38. 测试ARM的外围SDAM的状态和参数.39. 三星44B0上的MP3源码.40. CPLD 的程序,分频器.
上传时间： 2013-07-23
上传用户：eeworm
小信号放大器的设计 1. 放大器是射频/微波系统的必不可少的部件。 2. 放大器有低噪声、小信号、高增益、中功率、大功率等。 3. 放大器按工作点分有A、AB、B、C、D…等类型。 4. 放大器指标有：频率范围、动态范围、增益、噪声系数、工作效率、1dB压缩点、三阶交调等。
上传时间： 2016-02-10
上传用户：ggwz258
介绍了一种基于软件无线电思想的频分多址中频数字化接收机系统设计方案。它采用Altera公司的FPGA构成核 心单元,通过不同的软件配置实现对三路频分多址信号的解调。
上传时间： 2016-10-11
上传用户：cmc_68289287
正交频分复用技术OFDM的理论和设计指导书
上传时间： 2014-01-02
上传用户：924484786
将编码的差分跳频系统等效为串行级联码，充分利用频率转移函数所产生的网格关联信息， 采用软输入软输 算法，进行类Turbo串行迭代译码，能有效改善系统的误比特性能． 此，如何实现差 分跳频系统串行级联结构的外编码器和频率转移函数(( 函数)的匹配设计是值得深入研究的问题．基 于互信息的外信息转移图(ExIT)能有效预测迭代译码的收敛特性，并根据E xlT选择适当的内、外码 进行级联．采用基于互信息的Exn、用分析差分跳频串行级联结构中外编码器和G函数的外信息转移 过程，提出了一种采用ExIT图选择G函数及外编码器的方法．通过对陔l方法的理论分析和性能仿真， 结果表明，在一定的输入先验信息量条件下，信噪比越高，G函数输 互信息量越大；在给定信噪比条件 下，不同G 函数刘 应的输出互信息量随输入先验信息量增长速度不同，能有效实现对性能较好的G 函 数的选择；对于给定G甬数，在不同外编码方式下，通过E xlT阁能得到迭代译码收敛的门限值；能反应 出不同编码方式下的收敛特性的好坏，从而实现外编码器和G函数的匹配设计．
标签： 南京大学学报
上传时间： 2015-04-27
上传用户：xiefuai
差分跳频(DFH)是集跳频图案、信息调制与解调于一体，是一个全面基于数字信号处理的全新概念的通信系统，其技术体制和原理与常规跳频完全不同，较好地解决了数据速率和跟踪干扰等问题，代表了当前短波通信的一个重要发展方向。美国Sanders公司推出了名为CHESS的新型短波跳频通信系统，并获得了成功，但我国对该体制和技术的研究还处于初始阶段，目前还不太成熟，离实际应用还有一段距离。 本文主要基于FPGA芯片的基础上对差分跳频进行了研究，用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。而且设计中尽量采用软件无线电体系结构，减少模拟环节，把数字化处理尽量靠近天线，从而建立一个通用、标准、模块化的硬件平台，用软件编程来实现差分跳频的各种功能，从基于硬件的设计方法中解放出来。 本文首先介绍了课题背景及研究的意义，阐述了目前差分跳频中频率合成跟频率识别的实现方案。在频率合成中，着重对DDS的相位截断误差及幅度量化误差进行仿真，找出基于FPGA实现的最佳参数及改善方法。在频率识别中，基于Xilinx公司提供FFT IP核，接收端中的位同步，频率识别均在FFT的理论上进行设计。最后根据设计方案制作基于FPGA的电路板。 设计中跳频图案、直接数字频率合成器、频率识别、位同步、跳频图案恢复、线性调频z变换等模块均采用Verilog和VHDL两种通用硬件描述语言进行设计，以便能够在所有厂家的FPGA芯片中移植。
上传时间： 2013-07-22
上传用户：yezhihao
数字射频存储器(Digital Radio FreqlJencyr：Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力，已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术，DRFM由于具有处理这些相干波形的能力，被越来越广泛地应用于电子对抗领域作为射频频率源。目前，国内外对DRFM技术的研究还处于起步阶段，DRFM部件在采样率、采样精度及存储容量等方面，还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理，在现有的研究基础上提出了一种便于工程实现的设计方法，给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波，用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片，从而大大降低了系统的功耗，提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真，仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
上传时间： 2013-06-01
上传用户：lanwei
