利用VHDL语言编写的一个16分频器
利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器...
利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器...
vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
vhdl语言写的基数分频器,多平台,通过MODESIM仿真...
多数位分频器.............................................可直接编译...
基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。...
这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可...
简单的VERILOG五分频电路描述,可综合。已经过检验...
一个在spantan3上实现的24路分频VHDL程序,实现方法简单,并且在硬件电路上跑过,可以直接使用。可以进一步修改成PWM程序。...
一种基于自适应分频的频率测量方法及其实现...