vhdl N-0.5分频方法设计
vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。...
vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可...
简单的VERILOG五分频电路描述,可综合。已经过检验...
词 法 分 析 器 Delphi7.0 很好的 东西 啊...