用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我
标签: verilog 三分频 代码
上传时间: 2017-02-26
上传用户:zhangqi
该文档为基于FPGA的分频器的设计与实现简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
标签: fpga
上传时间: 2021-11-15
上传用户:
该文档为一种基于FPGA的分频器的实现讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2021-12-01
该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
标签: fpga cpld
上传时间: 2022-02-26
上传用户:slq1234567890
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
标签: VHDL 语言 分频 模块
上传时间: 2013-08-10
上传用户:zxh122
基于VHDL语言的多种分频程序
标签: VHDL 分频器
上传时间: 2013-10-27
上传用户:dongbaobao
上传时间: 2013-11-02
上传用户:xjz632
分频系数为8,分频输出信号占空比为50 的分频器
标签: 分频 系数
上传时间: 2013-12-27
上传用户:lps11188
1.8421码十进制计数器 2.分频系数为8,占空比为0.5的分频器 3.控制8个二极管的电路
标签: 1.8421 十进制计数器 分频 系数
上传时间: 2017-09-09
上传用户:李梦晗
熟悉分频电路的逻辑功能,并用硬件描述语言实现其设计。并利用已经实现的 VHDL 模块文件,采用原理图方法,实现 0-F 计数自动循环显示,频率 10Hz。 此文件中含有试验分析报告和详细的VHDL模块文件及原理图。
标签: Quartus 分频器
上传时间: 2016-11-27
上传用户:我是李明澄