数字锁相环实现源码
数字锁相环实现源码，有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成....
分频功放技术资料
📦 资源总数：8658
💻 源代码：25804
🔥 分频功放热门资料
查看全部8658个资源 »占用资源少的verilog HDL uart接口；采用固定波特率115200
占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号...
VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写
VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意...
fpga中pll时钟实现的源代码
fpga中pll时钟实现的源代码，可实现倍频或分频...
T/C2工作在异步模式下
T/C2工作在异步模式下，由PC6(TOSC1)和PC7(TOSC2)外接的32.768KHz 的时钟驱动。T/C2对其1024分频后作为定时时钟。程序计算中断次数。...
💻 分频功放源代码
查看更多 »📂 分频功放资料分类