一种实现任意整数分频的VHDL源代码,已经经过调试...
VERILOG实现无分频时钟,包括测试文件,经过验证可用...
参数化分频器,以5为例,能很方便的扩展到参数N...
半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!...
VHDL描述的时钟分频电路,用途广......
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源