FPGA显示时、分、秒源代码
可以显示时、分、秒，可以设置时间，精度要求0.001s ，允许电压： 3.3V\r\n...
分频功放技术资料
📦 资源总数：8658
💻 源代码：25804
📚 分频功放全部资料 (8658个)
5分鐘學會使用CPLD
5分鐘學會使用CPLD,经典资料，有想学习CPLD的朋友有福了...
8 通道压频转换
描述了一个8 通道压频转换( ) 数据采集器的硬件设计和实现过程. 该数据采集 \r\n V FC \r\n\r\n程序 原理...
FPGA输出数据的时频域分析GUI界面
FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性...
Verilog实现的DDS正弦信号发生器和测频测相模块
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，...
基于DSP+FPGA的扩频接收机快捕技术
基于DSP+FPGA的扩频接收机快捕技术，一片技术文章...
利用Allegro进行差分信号（Differential Signal）在高速电路设计需要注意的问题
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。...
200种功放电路
功放...
100个功放做法
功放大全...
阶跃阻抗滤波器及其倍频应用
阶跃阻抗谐振结构（SIR）是一种新型微带线结构，它具有小型化，尺寸易调整，寄生谐振频率可调等优势。本文利用一种半波长阶跃阻抗谐振结构设计了两个不同尺寸发卡形滤波器，获得同样优秀的性能指标。而后利用此类...