虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

出租车<b>里程计</b>价

  • 基于ARM的RFID读卡器设计

    射频识别技术(RFID)是一种通过电磁耦合方式工作的无线识别系统,具有保密性强、无接触式信息传递等特点,目前广泛应用于物流、公共交通、门禁控制等与人们生活密切相关的方方面面。 本论文的目的是开发出一款读卡终端设备,支持IS014443标准中规定的TypeA、Type B两种类型的卡,具有高级扩展功能,也可以在硬件基础上进行增减,以适应不同场合的需要。 读卡器设计中采用嵌入式芯片为处理核心,读卡功能采用射频读卡芯片实现。读卡器终端具有网络接口、USB接口和触摸屏接口。软件上采用移植嵌入式系统并添加任务的模式实现读卡器的各功能。通过对软硬件的调试实现了RYID读卡器原理样机的硬件与软件平台构律。

    标签: RFID ARM 读卡器

    上传时间: 2013-06-12

    上传用户:450976175

  • 基于FPGA的多路E1反向复用传输芯片的设计与实现

    随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.

    标签: FPGA 多路 传输 片的设计

    上传时间: 2013-07-16

    上传用户:asdkin

  • 基于FPGA的计算机可编程外围接口芯片的设计与实现

    随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.

    标签: FPGA 计算机 可编程 外围接口

    上传时间: 2013-06-08

    上传用户:asddsd

  • 基于FPGA的数字相位计的研究与实现

    本文结合工程需要详细论述了一种数字相位计的实现方法,该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先,从相位测量的原理出发,分析了传统相位计的缺点,给出了一种高可靠性的相位检测实用算法,其算法核心是对采集信号进行FFT变换,通过频谱分析,实现对参考信号和测量信号初相位的检测,并同时阐述了FPGA在实现数字相位计核心FFT算法中的优势。在优化的硬件结构中,利用多个乘法器并行运算的方式加快了蝶形运算单元的运算速度;内置双端口RAM、旋转因子ROM使数据存储的速度得到提高;采用了流水线的工作方式使数据的存储、运算在时间上达到匹配。整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段,在Altera的QuartusⅡ软件支持下完成。仿真结果表明,基于FPGA实现的FFT算法无论在速度和精度上都满足了相位测量的需要,其运算64点数据仅需27.5us,最大误差在1%之内。

    标签: FPGA 数字 相位计

    上传时间: 2013-05-16

    上传用户:lgs12321

  • cadence 15.7安装步骤及方法

    cadence 15.7安装步骤及方法安装步骤: 1、  证书生成 a、双击Crack->keygen.exe, b、HO

    标签: cadence 15.7

    上传时间: 2013-07-26

    上传用户:xoxoliguozhi

  • 基于DSP和FPGA的运动控制技术的研究

    该课题通过对开放式数控技术的全面调研和对运动控制技术的深入研究,并针对国内运动控制技术的研究起步较晚的现状,结合激光雕刻领域的具体需要,紧跟当前运动控制技术研究的发展趋势,吸收了世界开放式数控技术和相关运动控制技术的最新成果,采纳了基于DSP和FPGA的方案,研制了一款比较新颖的、功能强大的、具有很大柔性的四轴多功能运动控制卡.该论文主要内容如下:首先,通过对制造业、开放式数控系统、运动控制卡等行业现状的全面调研,基于对运动系统控制技术的深入学习,在比较了几种常用的运动控制方案的基础上,确定了基于DSP和FPGA的运动控制设计方案,并规划了板卡的总体结构.其次,针对运动控制中的一些具体问题,如高速、高精度、运动平稳性、实时控制以及多轴联动等,在FPGA上设计了功能相互独立的四轴运动控制电路,仔细规划并定义了各个寄存器的具体功能,设计了功能完善的加/减速控制电路、变频分配电路、倍频分频电路和三个功能各异的计数器电路等,完全实现了S-曲线升降速运动、自动降速点运动、A/B相编码器倍频计数电路等特殊功能.再次,介绍了DSP在运动控制中的作用,合理规划了DSP指令的形成过程,并对DSP软件的具体实现进行了框架性的设计.然后,根据光电隔离原理设计了数字输入/输出电路;结合DAC原理设计了四路模拟输出电路;实现了PCI接口电路的设计;并针对常见的干扰现象,提出了有效的抗干扰措施.最后,利用运动控制卡强大的运动控制功能,并针对激光雕刻行业进行大幅图形扫描时需要实时处理大量的图形数据的特别需要,在板卡第四轴完全实现了激光控制功能,并基于FPGA内部的16KBit块RAM,开辟了大量数据区以便进行大幅图形的实时处理.

    标签: FPGA DSP 运动控制

    上传时间: 2013-06-09

    上传用户:youlongjian0

  • 基于FPGA的出租车计费器设计

    本文介绍了一种采用单片FPGA 芯片进行出租车计费器的设计方法,主要阐述如何使用新兴的EDA 器件取代传统的电子设计方法,利用FPGA 的可编程性,简洁而又多变的设计方法,缩短了研发周期,同时使出租车计费器体积更小功能更强大。本设计不仅实现了出租车计费器所需的一些基本功能,同时考虑到出租车行业的一些特殊性,更注重了把一些新的思路加入到设计中。主要包括采用了FPGA 芯片,使用VHDL 语言进行编程,使其具有了更强的移植性,更加利于产品升级;利用LCD 液晶显示取代了传统的LED显示,使其在显示时更灵活多变,可以按需要改变显示内容而不拘泥于硬件; 灵活的计价标准设定使得油价波动等成本因数和出租车价格联动成为可能; 同时也增加了统计功能、密码设定、超速警报、路桥费等新的功能使得本设计更加具有实用价值。

    标签: FPGA 出租车计费器

    上传时间: 2013-08-02

    上传用户:sardinescn

  • 基于FPGA的全同步数字频率计的设计

    频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度澳孽频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUS Ⅱ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。

    标签: FPGA 数字频率计

    上传时间: 2013-04-24

    上传用户:qqoqoqo

  • 单片机的频率计

    基于单片机的频率计的实现和protuse仿真-Frequency meter based on single chip implementation and protuse simulation

    标签: 单片机 频率计

    上传时间: 2013-06-04

    上传用户:杜莹12345

  • 基于FPGA的数字频率计的设计与实现

    介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz~1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3 只七段数码

    标签: FPGA 数字频率计

    上传时间: 2013-05-22

    上传用户:qb1993225