虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

六路抢答器

  • P1.0-P1.7为八路抢答输入 数码管段选P0口

    P1.0-P1.7为八路抢答输入 数码管段选P0口,位选P2口,蜂鸣器输出为P3.6口。 P3.0为开始抢答,P3.7为停止。

    标签: 1.0 1.7 抢答 P0口

    上传时间: 2017-04-15

    上传用户:6546544

  • 做一个电子钟:利用定时器0定时中断

    做一个电子钟:利用定时器0定时中断,控制电子钟走时;利用单片机上的六个数码管显示时、分、秒。

    标签: 电子钟 定时器 定时中断

    上传时间: 2017-06-14

    上传用户:xyipie

  • 本程序中有main.c、rfid.h、rfid.c、tty.h、tty.c和makefile六个文件

    本程序中有main.c、rfid.h、rfid.c、tty.h、tty.c和makefile六个文件,是在嵌入式linux平台下通过串口对rfid读写器进行操作的源码。

    标签: rfid tty makefile main

    上传时间: 2017-07-06

    上传用户:semi1981

  • 8路移存型彩灯题目要求两种花型

    8路移存型彩灯题目要求两种花型,本次实验分别实现这两种花型,它的设计主要采用74194接成扭环形结构的移位寄存器来实现,整个电路主要由编码发生器、控制电路、脉冲发生器构成可以实现控制8个以上的彩灯,并且可以组成多种花型。

    标签: 8路 彩灯

    上传时间: 2014-11-29

    上传用户:l254587896

  • CD4000 双3输入端或非门+单非门 TI   CD4001 四2输入端或非门 HIT/NSC/TI/GOL    双4输入端或非门 NSC   CD4006 18位串入/串出移位寄存器 NS

    CD4000 双3输入端或非门+单非门 TI   CD4001 四2输入端或非门 HIT/NSC/TI/GOL    双4输入端或非门 NSC   CD4006 18位串入/串出移位寄存器 NSC   CD4007 双互补对加反相器 NSC   CD4008 4位超前进位全加器 NSC   CD4009 六反相缓冲/变换器 NSC   CD4010 六同相缓冲/变换器 NSC   CD4011 四2输入端与非门 HIT/TI   CD4012 双4输入端与非门 NSC   CD4013 双主-从D型触发器 FSC/NSC/TOS   CD4014 8位串入/并入-串出移位寄存器 NSC   CD4015 双4位串入/并出移位寄存器 TI   CD4016 四传输门 FSC/TI   CD4017 十进制计数/分配器 FSC/TI/MOT   CD4018 可预制1/N计数器 NSC/MOT

    标签: NSC CD 4000 4001

    上传时间: 2017-07-20

    上传用户:lx9076

  • 四路抢答题

    四路抢答题,输入可以为四路不同信号,通过锁存抢答信号进行抢答。

    标签: 抢答

    上传时间: 2017-08-22

    上传用户:jyycc

  • 增量式光电编码器输出四分频脉冲计数

    增量式光电编码器输出四分频脉冲计数,分别为A,B两路信号

    标签: 增量式 光电编码器 分频 输出

    上传时间: 2014-01-13

    上传用户:tzl1975

  • 通信基础设施指南,如:无线信号链路

    通信基础设施指南,如:无线信号链路,接口及计时器器件,电源管理,逻辑器件。

    标签: 通信基础设施 无线信号 链路

    上传时间: 2014-01-18

    上传用户:yzy6007

  • 由8031内部定时器1

    由8031内部定时器1,按方式1工作,即作为16位定时器使用 每0.05秒钟T1溢出中断一次。P1口的P1.0-P1.7分别接八个发 光二极管。要求编写程序模拟一时序控制装置。开机后第一 秒钟L1,L3亮,第二秒钟L2,L4亮,第三秒钟L5,L7亮,第四 秒钟L6,L8亮,第五秒L1,L3,L5,L7亮,第六秒钟L2,L4, L6,L8亮,第七秒钟八个二极管全亮,第八秒钟全灭,以后又 从头开始,L1,L3亮,然后L2,L4亮......一直循环下去。

    标签: 8031 定时器

    上传时间: 2013-12-20

    上传用户:hullow

  • 十六进制七段数码显示器的Verilog设计

    学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计; 2、掌握组合逻辑,时序逻辑以及用例化语句实现顶层模块的Verilog设计方法; 3、熟悉QuartusⅡ的整个设计流程,仿真方法,引脚锁定,下载及测试方法。

    标签: Verilog 十六进制 七段数码 显示器

    上传时间: 2019-05-30

    上传用户:Lily_liu