实现学习板通过USB端口与PC机通信，用户通过端点1(EP1)发 送0x11将启动ADC转换并将采样结果通过EP1发送给PC机， 用户通过EP1发送0x99停止ADC转换
上传时间： 2014-01-07
上传用户：xiaohuanhuan
19张经典 单端 推挽 胆机 电路图 DIY爱好者来
上传时间： 2022-06-15
上传用户：yb9018
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-07-20
上传用户：顶得柱
本文提出了一种适合于嵌入式SoC的USB器件端处理器的硬件实现结构。并主要研究了USB器件端处理器的RTL级实现及FPGA原型验证、和ASIC实现研究，包括从模型建立、算法仿真、各个模块的RTL级设计及仿真、FPGA的下载测试和ASIC的综合分析。它的速度满足预定的48MHz，等效门面积不超过1万门，完全可应用于SOC设计中。 本文重点对嵌入式USB器件端处理器的FPGA实现作了研究。为了准确测试本处理器的运行情况，本文应用串口传递测试数据入FPGA开发板，测试模块读入测试数据，发送入PC机的主机端。通过NI-VISA充当软件端，检验测试数据的正确。
上传时间： 2013-07-23
上传用户：1079836864
本文提出一种基于PC104嵌入式工业控制计算机与现场可编程门阵列(FPGA)的PCB测试机的硬件控制系统设计方案。方案中设计高效高压控制电路，实现测试电压与测试电流的精确数字控制。选用双高压电子开关形式代替高压模拟电子开关，大幅度提高测试电压。采用多电源方式在低控制电压下实现对高压电子开关的控制。设计高速信号处理电路对测试信号进行处理，从硬件上提高系统测试速度。 本设计中选用Altera公司的现场可编程器(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题。
上传时间： 2013-06-03
上传用户：lizhen9880
智能绣花机是当代最先进的绣花机械，广泛应用于刺绣行业，国产绣花机着重于中低端产品的开发，而随着电子、计算机技术的快速发展，用户对高性能绣花机的需求日益增大。本文在详细分析智能绣花机工作原理的基础上，结合智能绣花机的功能需求与当前嵌入式领域的最新技术，设计了一种基于ARM和DSP为处理器的控制系统解决方案，主要研究工作和成果如下： (1)制定了系统总体方案和具体实验方案，设计了信息处理和机电控制分离的结构。 (2)研制了基于S3C2410X为核心的主控制模块，设计了用于外围扩展的FLASH、SDRAM、USB数据存储、以太网通信、UART接口、LCD触摸屏显示器等硬件电路。 (3)研制了基于TMS320LF2407A为核心的机电控制模块，设计了绣框电机和主轴电机等硬件控制模块。 (4)设计了基于CY7C027的双口RAM通信模块，实现ARM和DSP之间的高速数据通信。 (5)采用虚拟机技术建立了ARM的Linux交叉编译环境和DSP的CCS共存的系统开发环境，节约了使用资源。 (6)研究了DST绣花花样文件存储格式以及解码方法，采用MiniGUI编程实现了一个友好的图形用户界面，简要介绍SVPWM技术的DSP实现。
上传时间： 2013-06-24
上传用户：xg262122
嵌入式系统广泛应用于各种智能控制器中，目前国外高端绣花机控制器主要采用高性能嵌入式微处理器，而国内绣花机控制器仍以单片机为主，存在绣花色泽单调，数据处理能力欠佳，缺乏图形控制界面等不足。本文在分析了绣花机的结构和功能的基础上，研制了基于Linux-2.6的嵌入式绣花机控制器，论文的主要工作和成果如下： (1)设计并实现了基于嵌入式微处理器的绣花机控制器开发平台，建立宿主机开发环境，制作了针对Linux-2.6的交叉编译器，实现了宿主机和目标机之间的数据传输，设计了基于双口RAM的双处理器通信接口。 (2)深入研究了嵌入式系统的引导装载程序vivi、Linux-2.6内核和根文件系统，成功移植了基于S3C2410硬件平台的vivi、嵌入式Linux-2.6操作系统和cramfs根文件系统，系统运行稳定可靠。 (3)对Linux-2.6内核设备驱动程序进行了分析和研究，在设备驱动程序开发原理的基础上，设计了基于Linux-2.6内核的IIC键盘驱动程序和双处理器通信接口驱动程序。 (4)深入分析了三种主流绣花机花样文件存储格式和解码方法，采用MiniGUI图形系统，设计实现了绣花机控制器的图形控制界面。
上传时间： 2013-06-30
上传用户：jackgao
随着我国加入WTO，我国逐渐成为世界缝制设备生产和销售中心。在缝制设备行业占据极其重要地位的绣花机行业也因此而得到迅速发展，我国绣花机产量已占据全球绣花机产量的70％。但是，我国的绣花机行业在发展的过程中仍存在和面临着很多问题。一方面是产品结构和产品质量，我国的绣花机主要以中低档为主，在噪声、刺绣质量、效率、产品寿命以及维护性等方面与国外先进机型存在较大差距；另一方面是技术实力和创新能力，作为绣花机全部技术核心的控制器，国内能开发的公司屈指可数，缺乏有效的竞争，且技术实力和创新能力无法与国际企业相抗衡。 针对上述情况，本文分析了绣花机的工作原理和当前主流绣花机的控制方式及特点，在研究室已完成的中低速平绣型工业绣花机课题的基础上，设计了一种基于硬实时嵌入式操作系统WinCE5.0，以32位RISC架构ARM9处理器S3C2440A为主控芯片，以MAXII系列CPLDEPM1270为接口芯片的高速绣花机控制器。整个绣花机以高速，高质量为目标，以伺服电机作为主轴驱动，步进电机作为X/Y轴驱动，带USB接口和Ethernet接口，预留特种绣接口，带高分辨率彩色触摸屏，功能丰富，操作方便。 本文分7章，第一章阐述了课题背景，绣花机发展现状和关键技术；第二章从原理出发完成了需求分析，硬件和操作系统选型和项目规划；第三章完成了总体硬件系统设计并重点介绍了驱动系统，CPLD单元，主控制板的设计和各种资源的分配；第四章在分析WinCE及其项目开发流程和环境构建的基础上，完成了软件的总体框架设计并介绍了相关设计要点。第五章主要是驱动程序和运动控制模块并以步进电机驱动的开发为例介绍了流驱动的开发过程和相关的技术要点。第六章设计了一种自主的内部花样格式并完成了相应的测试。最后一章是对本课题的总结和展望。 本文不仅从项目研究与开发和软件工程的高度详细探讨了基丁ARM和WinCE5.0的绣花机控制器的整个开发过程，也具体的从硬件设计，资源配置，软件编写，驱动开发，运动控制和花样处理等多个方面进行了深入的分析和研究。本课题的工作对于高速高档绣花机的开发具有很好的参考价值和实践意义，对于提升国内绣花机行业在高端市场与国外企业的竞争力，提升民族品牌价值，改变国内绣花机控制器被少数公司所垄断，增加良性有效竞争有积极影响。
上传时间： 2013-06-28
上传用户：qazwsxedc
使用Java语言有非常多的好处，如安全的对象引用、语言级支持多线程和跨平台等特性。但是嵌入式系统中Java语言的应用却很少见，这是由于Java如下两方面的不足： (1)Java虚拟机实现需要大量的硬件资源；(2)Java语言的运行时间不可预测。 为此，本论文将实现一个能够应用在低端FPGA器件的实时Java虚拟机。论文的主要创新点如下： 1．使用基于堆栈的RISC模型处理器实现CISC模型的JVM； 2．处理器微指令无任何相关性； 3．所设计的JVM能使Java程序拥有足够的底层访问能力。 论文的主要内容和工作如下： 1．制定基于堆栈的RISC结构处理器各级结构。 2．设计简洁高效的处理器微指令，并且微指令能够满足字节码的需要。 3．制定Java字节码到处理器代码的转换关系和快速转换结构。 4．设计中使用高速缓存，提高运行速度。 5．优化堆栈的硬件结构，使得出栈入栈操作更加简洁快速。 6．设计一系列的本地方法，使得Java程序能够直接访问底层资源。 7．将Java类库使用本地方法实现。 8．自定义程序在内存中的结构，并使用装载工具实现。 9．制定处理外围数据处理机制，如IO和内存接口10．制定中断处理方式，并且实现软中断的机制。
上传时间： 2013-06-10
上传用户：417313137
在3G移动通信网络建设中，如何实现密集城区的无线网络覆盖是目前基站的发展方向。目前网络覆盖理念的核心思想就把传统宏基站的基带处理和射频部分分离，分成基带处理单元和射频拉远单元两个设备，这样既节省空间、降低设置成本，又提高了组网效率。本文研究的数字收发机用于WCDMA基站系统的射频拉远单元中，实现移动通信网中射频信号的传输工作。 数字收发机主要由射频处理部分、模数/数模转换部分、数字上下变频处理部分、接口转换以及数字光模块组成。本文研究的重点是数字上下变频处理部分。设计采用软件无线电的架构和FPGA技术，所设计的数字上下变频部分可以在不修改硬件电路的基础上只需修改软件部分的参数则可实现多种频率的变频处理，极大地降低了开发成本，且缩短了开发周期。 根据系统设计的设计要求，以及现有芯片使用情况比较，本文选用Altera公司的：FPGA芯片，应用公司提供的Dspbuilder作为系统级的开发工具，应用Quartus Ⅱ作为综合、布局布线工具实现数字上下变频处理部分设计。 本文的主要研究工作包括以下几个部分： (1)对数字收发机的整体结构进行分析研究，确定数字收发机的实现结构和各个部分的功能； (2)通过对数字上下变频的相关理论的研究，分析出数字上下变频的结构、实现方法及性能； (3)通过对数控振荡器、CIC滤波器、FIR滤波器进行理论研究、内部实现结构以及性能分析，得出具体的参数和仿真实现结构； (4)使用FPGA中的IP核技术来实现数字上下变频，利用Matlab中Dspbuilder提供的IP核分别进行NCO、CIC、FIR的仿真工作；并得出数字上下变频的总体仿真实现结果； (5)对高速收发通道进行了研究和设计，根据系统的要求给出了数据帧结构，并采用Altera的第三代FPGA产品Stratix Ⅱ GX系列芯片实现了数字收发机的信号的串并/并串的接口转换。为后续继续研究工作奠定基础。
上传时间： 2013-06-21
上传用户：zhuo0008
