虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

光<b>链路</b>

  • 通信基础设施指南,如:无线信号链路

    通信基础设施指南,如:无线信号链路,接口及计时器器件,电源管理,逻辑器件。

    标签: 通信基础设施 无线信号 链路

    上传时间: 2014-01-18

    上传用户:yzy6007

  • IS-95前向链路通信系统仿真

    IS-95前向链路MATLAB仿真,具体内容有:卷积编码、信号加扰、块交织、正交复用、正交扩频、基带滤波、信道设计、接收发射机的设计。最后通过误码率来说明这个系统的好坏

    标签: IS 95 链路 通信系统 仿真

    上传时间: 2017-05-22

    上传用户:天晴没有眼泪

  • verilog实现的FPGA三态以太网链路层通信代码

    verilog实现的FPGA三态以太网链路层通信代码.

    标签: verilog fpga 以太网 通信

    上传时间: 2022-04-24

    上传用户:

  • 基于FPGA的多路E1反向复用传输芯片的设计与实现

    随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.

    标签: FPGA 多路 传输 片的设计

    上传时间: 2013-07-16

    上传用户:asdkin

  • 基于GPRS与ARM的集中抄表系统

    集中抄表系统是一个集现代化管理、计算机应用、现代通讯技术、自动控制、信息等多学科技术于一体,实现电力营销监控、电力营销管理、营业抄收、数据采集和网络连接等多种功能的一个完整的系统。 本文设计了基于GPRS与ARM技术的集抄系统,充分利用GPRS通信实时在线、按流量计费、高速传输的优点。本系统采用的是华为的GTM900-B模块,适用于小数据量传送的场合,用户无需实现PPP协议也可实现数据传输功能。基于GPRS与ARM的集中抄表系统包含三个主要的组成部分:基于.NET平台的系统管理中心(主站),基于GPRS的通信网络和基于ARM平台的终端系统。系统管理中心负责系统数据的采集、存储和分析等功能;终端系统实现远程用电设备的信息采集和控制;通信网络则在管理中心和终端系统间建立数据传输链路。基于GPRS与ARM的集中抄表系统丰富了以往系统原有的应用功能,提升了集中抄表系统的综合性能。 经过测试,本系统能够顺利的进行拨号,与主站进行正常的数据发送和接收,能正常的对电表数据进行采集和上位机管理命令下发,达到了预期的效果和设计要求。本系统已经在湖北石首,黄冈,黄石,十堰和湖南部分县、市有一定规模的应用。在石首地区复杂的供电环境下,20个台区所有电表的数据都能按时正确的收集到主站,终端也能正常响应主站下发的命令,实现设计的功能,证明了本系统运行稳定可靠,有利于配电网络运行的安全性和经济性管理,对加强用电管理和提高电网供电质量起到了积极的作用。

    标签: GPRS ARM 抄表系统

    上传时间: 2013-06-29

    上传用户:jing911003

  • 板级光互连协议研究与FPGA实现

    随着集成电路频率的提高和多核时代的到来,传统的高速电互连技术面临着越来越严重的瓶颈问题,而高速下的光互连具有电互连无法比拟的优势,成为未来电互连的理想替代者,也成为科学研究的热点问题。目前,由OIF(Optical Intemetworking Forum,光网络论坛)论坛提出的甚短距离光互连协议,主要面向主干网,其延迟、功耗、兼容性等都不能满足板间、芯片间光互连的需要,因此,研究定制一种适用于板级、芯片级的光互连协议具有非常重要的研究意义。 本论文将协议功能分为数据链路层和物理层来设计,链路层功能包括了协议原语设计,数据帧格式和数据传输流程设计,流量控制机制设计,协议通道初始化设计,错误检测机制设计和空闲字符产生、时钟补偿方式设计;物理层功能包含了数据的串化和解串功能,多通道情况下的绑定功能,数据编解码功能等。 然后,文章采用FPGA(Field Programmable Gate Array,现场可编程门阵列)技术实现了定制协议的单通道模式。重点是数据链路层的实现,物理层采用定制具备其功能的IP(Intellectual Property,知识产权)——RocketIO来实现。实现的过程中,采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程,使用的设计工具包括:ISE,ModelSim,Synplify Pro,ChipScope等。 最后,本文对实现的协议进行了软件仿真和上扳测试,访真和测试结果表明,实现的单通道模式,支持的最高串行频率达到3.5GHz,完全满足了光互连验证系统初期的要求,同时由RocketIO的高速串行差分口得到的眼图质量良好,表明对物理层IP的定制是成功的。

    标签: FPGA 板级 光互连 协议研究

    上传时间: 2013-06-28

    上传用户:guh000

  • 采用高速串行收发器Rocket I/O实现数据率为2.5 G

    摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

    标签: Rocket 2.5 高速串行 收发器

    上传时间: 2013-11-06

    上传用户:smallfish

  • 基于GMPLS光网络的分布式多层故障定位方法

    在GMPLS光网络中,为了在故障定位时减少定位数障据链路故障的信令开销,避免不必要的网络资源浪费,降低网络资源的阻塞率,提出了一种分布式多层故障定位方法。该方法在现有的单层故障定位方案的基础上,通过双向数据链路故障通知的方法,避免了一些不必要的故障相关操作,减少了网络节点的负担,提高了网络资源的利用率。

    标签: GMPLS 光网络 分布式 多层

    上传时间: 2013-10-13

    上传用户:wweqas

  • 一种基于信号延迟的光网络攻击方式

    针对光网络攻击易被发现的问题,提出一种基于信号延迟插入的光网络攻击方式。该方法在不改变链路光学性能的基础上,利用信号延迟在系统中引起较高的串扰,极大的降低了系统的性能。仿真和实验结果表明攻击后目标光链路的误码性能大幅劣化而其光域内参数几乎没有变化,具有较好的隐蔽性和良好的攻击效果。

    标签: 信号延迟 光网络 攻击 方式

    上传时间: 2013-12-24

    上传用户:超凡大师

  • 采用高速串行收发器Rocket I/O实现数据率为2.5 G

    摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

    标签: Rocket 2.5 高速串行 收发器

    上传时间: 2013-10-13

    上传用户:lml1234lml