虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

假设检验

  • 基于ARMDSP双核与ucLinux的玻璃缺陷在线检测系统

    随着微电子技术和计算机技术的发展,工业生产过程的自动化和智能化程度越来越高。就玻璃工业生产而言,以前浮法玻璃生产线上所用的质量检测都是通过利用人眼离线检验或专用仪器抽样检测,无法满足实时检测的要求,并且人眼检测只能发现较大的玻璃缺陷,所以玻璃质量无法提高。目前国内几家大型玻璃生产企业都开始采用进口检测设备,可以对玻璃实现100%在线全检,自动划分玻璃等级,并获得质量统计数据,指导玻璃生产,稳定玻璃质量水平。 但由于价格昂贵,加上国内浮法玻璃生产线现场条件复杂,需要很长时间的配套和适应,而且配件更换困难以及售后服务难以到位等问题,严重束缚了国内企业对此类设备的引进,无法提高国内企业在国际市场的竞争能力。 应对此一问题,本文主要研究了基于DSP+ARM的独立双核结构的嵌入式视频缺陷在线检测系统的可行性,提出了相应的开发目标和性能参数,并在此基础上主要给出了基于TI公司TMS320C6202B DSP的视频图像处理以及缺陷识别的总体方案、硬件设计和相应的底层软件模块;同时论述了嵌入式工业控制以及网络传输的实现方案——采用Samsung公司的基于ARM7内核的S3C4510B作为主控芯片,运行uClinux操作系统,设计出整个嵌入式系统的软件层次模型和数据处理流程,其中编程底层的软件模块为上层的应用程序提供硬件操作和流程,从而实现缺陷识别结果的控制与传输。同时,本文还对玻璃缺陷的识别原理进行了深入的探讨,总结出了图象处理,图象分割以及特征点提取等识别步骤。 本系统对于提高玻璃缺陷在线检测的工艺水平、灵敏度、精度等级;提高产品质量、生产效率和自动化水平,降低投资及运行成本都将有着极其重要的现实意义。

    标签: ucLinux ARMDSP 双核 玻璃

    上传时间: 2013-07-02

    上传用户:shenglei_353

  • 基于FPGA技术的星载高速复接器设计

    随着空间科学任务的增加,需要处理的空间科学数据量激增,要求建立一个高速的空间数据连接网络.高速复接器作为空间飞行器星上网络的关键设备,其性能对整个空间数据网络的性能起着重要影响.该文阐述了利用先入先出存储器FIFO进行异步速率调整,应用VHDL语言和可编程门阵列FPGA技术,对多个信号源数据进行数据打包、信道选通调度和多路复接的方法.设计中,用VHDL语言对高速复接器进行行为级建模,为了验证这个模型,首先使用软件进行仿真,通过编写testbench程序模拟FIFO的动作特点,对程序输入信号进行仿真,在软件逻辑仿真取得预期结果后,继续设计硬件电路,设计出的实际电路实现了将来自两个不同速率的信源数据(1394总线数据和1553B总线数据)复接成一路符合CCSDS协议的位流业务数据.在实验调试中对FPGA的输出数据进行检验,同时对设计方法进行验证.验证结果完全符合设计目标.应用硬件可编程逻辑芯片FPGA设计高速复接器,大幅度提高了数据的复接速率,可应用于未来的星载高速数据系统中,能够完成在轨系统的数据复接任务.

    标签: FPGA 星载 复接器

    上传时间: 2013-07-17

    上传用户:wfl_yy

  • 一种基于FPGA的新型谐波分析仪研究

    随着技术的飞速发展,电力电子装置如变频设备、变流设备等容量日益扩大,数量日益增多,使得电网中的谐波污染日益严重,给电力系统和各类用电设备带来危害,轻则增加能耗,缩短设备使用寿命,重则造成用电事故,影响安全生产.电力系统中的谐波问题早在20世纪20年代就引起了人们的注意.近年来,产生谐波的设备类型及数量均已剧增,并将继续增长,谐波造成的危害也日趋严重.该论文分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性.分析了基于FFT的谐波测量方法,综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况,并介绍了一种主流硬件描述语言Verilog HDL的语法及其具体应用.分析了高速数字信号系统的信号完整性问题,提出了使用FPGA实现的整合处理器解决高速数字系统信号完整性问题的方法,并比较分析了各种主流的整合处理器解决方案的优缺点.分析了使用实时操作系统进行复杂嵌入式系统软件开发的优缺点,并在该系统软件开发中成功移植应用了实时操作系统UCOSII,改造了该操作系统中内存管理方式.研究了使用FPGA实现FFT算法的优缺点,对比分析了主要硬件实现架构的性能和优缺点,提出了一种基于浮点数的FFT算法FPGA实现架构,详细设计了基于浮点数的硬件乘法器和加法器.该设计架构运行稳定,计算速度快捷.并通过实际仿真验证了该设计的正确性和优越性.最终通过以上工作设计实现了一种新型的基于FPGA的谐波测量仪,该仪器的变送单元和采样单元通过实际型式试验检验,符合设计要求.该仪器的FPGA单元通过系统仿真,符合设计要求.

    标签: FPGA 谐波分析仪

    上传时间: 2013-04-24

    上传用户:diertiantang

  • 基于ARM和Linux的半自动生化分析仪的研究与设计

    生化分析仪是医疗机构进行临床诊断所必须的仪器之一。它通过对血液等人体体液的分析来测定诸如葡萄糖、胆固醇等生化指标,这些常规生化指标可以帮助医生诊断疾病。生化分析仪在临床诊断和化学检验中具有重要作用。 目前的半自动生化分析仪多以8位单片机为中央处理器,限制了仪器的性能。本文将嵌入式技术应用于生化分析仪的研制当中,选用了32位的ARM9处理器$3C2410A,嵌入Linux操作系统,搭建ARM+Linux的平台,设计了智能型半自动生化分析仪。 本文介绍了生化分析仪的原理——朗伯.比尔定律及其核心部件——光电比色计。对半自动生化分析仪的整体架构进行了说明。 半自动生化分析仪硬件结构上由电源、时钟、复位电路,存储器系统,液路控制系统,光路控制系统,恒温控制系统(包括温度测量和温度控制),数据采集系统,人机交互系统(包括键盘、触摸屏、液晶显示器LCD和微型打印机)和其他一些接口等组成,对于这些外围硬件模块本文给出了详细设计。 在半自动生化分析仪软件设计方面,本文详细介绍了交叉编译调试环境的建立,引导装载程序U-Boot的移植,Linux内核的裁减与移植,设备驱动程序的设计,文件系统的建立与移植,应用程序的编写与移植。 本生化分析仪的功能包括MiniGUI图形用户界面、运动控制、温度控制、数据处理、打印功能及SQLite数据库管理等。该新型半自动生化分析仪使用方便,性价比高,适用于国内的中小型医疗机构。

    标签: Linux ARM 半自动 生化分析仪

    上传时间: 2013-04-24

    上传用户:ca05991270

  • 基于FPGA的MJPEG编码器

    在视频传输系统中,最大障碍是视频数据的大数据量传输。故压缩就显得尤为必要。MJPEG是以25帧每秒传输的JPEG图像。本文根据JPEG基本压缩模式,通过前端图像采集芯片输出标准的4:2:2格式的图像流,在XILINX公司的SPARTAN IIE芯片下压缩,获得了良好效果,压缩比达到10:1。中间的各个环节同MATLAB下同等压缩相比,除了精度上有点差别外,基本一致。同专用芯片相比,比专用芯片灵活得多,FPGA内部全部是可编程,烧写不同的程序便可实现不同的压缩。同DSP相比,压缩时间极大的提高,同周霖的“基于DSP技术的静态图像压缩编码”一文中编码所需的时间进行比较(DCT变换消耗4224个指令,量化Z排序耗960指令,huffman编码至少耗1400指令),假设令其采用6000系列DSP,指令周期为6ns,运算速度为1336MIPS。压缩一个8*8DCT块,采用高档的DSP,消耗39tJs,而采用27M的FPGA只需6us,若采用FPGA内部自带的DLL将时钟倍频到54M,则只需要3us.本设计同传统的压缩实现方式相比,在速度和灵活性上有了极大的提高。

    标签: MJPEG FPGA 编码器

    上传时间: 2013-04-24

    上传用户:TI初学者

  • 芯片焊盘设计标准

    大家都知道焊盘设计不合理将会产生很多问题,一份比较实用型的这方面标准,从生产,检验方面考虑,当然的人工检验和设备检验角度都合理.

    标签: 芯片 焊盘设计 标准

    上传时间: 2013-06-15

    上传用户:whenfly

  • 硬件测试技术及信号完整性分析

    测试的目的决定了如何去组织测试。如果测试的目的是为了尽可能多地找出错误,那么测试就应该直接针对设计比较复杂的部分或是以前出错比较多的位置。如果测试目的是为了给最终用户提供具有一定可信度的质量评价,那么测试就应该直接针对在实际应用中会经常用到的商业假设。 

    标签: 硬件 测试技术 信号完整性

    上传时间: 2013-07-03

    上传用户:小杨高1

  • 基于FPGA的全数字扩频收发机

    软件无线电(SDR)

    标签: FPGA 全数字 扩频 收发机

    上传时间: 2013-06-13

    上传用户:linlin

  • 多功能车辆总线一类设备的FPGA实现

    多功能车辆总线一类设备是一个在列车通信网(TCN,TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口,因此迫切需要研制具有自主知识产权的列车通信网产品。 论文以一类设备控制器的设计为核心,采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的发送与接收处理和对帧数据的提取与存储处理。 同步层包含帧的识别模块、曼彻斯特译码模块、曼彻斯特编码与帧封装三个模块。帧识别模块检测帧的起始位并对帧类型进行判断。译码模块根据采集的样本值来判断曼彻斯特编码的值,采样的难点在于非理想信号带来的采样误差,论文使用结合位同步的多点采样法来提高采样质量。帧分界符中的非数据符不需要进行曼彻斯特编码,编码时在非数据符位关闭编码电路使非数据符保持原来的编码输出。 数据处理层以主控单元(MCU,Main Control Unit)和通信存储器为设计核心。MCU是控制器的核心,对接收的主帧进行分析,判断是从通信存储器相应端口取出应答从帧并发送,还是准备接收从帧并存入通信存储器。通信存储器存储设备的通信数据,合适的地址分配能简化MCU的控制程序,论文固定了通信存储器端口大小使MCU可以根据一个固定的公式进行端口的遍历从而简化了MCU程序的复杂度。数据在传输中由于受到干扰和冲突等问题而出现错误,论文采用循环冗余检验码结合偶检验扩展来对传输数据进行差错控制。 最后,使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。目前该一类设备已运用在SS4G电力机车的制动控制单元(BCU.Brake Control Unit)中并在铁道科学研究院通过了TCN通信测试。一类设备的成功研制为列车通信网中总线管理器等高类设备的开发奠定了坚实的基础。

    标签: FPGA 多功能 总线 设备

    上传时间: 2013-07-27

    上传用户:qazxsw

  • 电子厂IQC全套作业指导书

    电子厂IQC全套作业指导书 质量安全 - 检验测试管理资料

    标签: IQC 电子 指导书

    上传时间: 2013-06-14

    上传用户:t1213121