毫米波低相噪捷变频高分辨率雷达频率源设计
设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案,实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PL...
设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案,实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PL...
概要2 个对称的600MHz 高性能Blackfin 内核328K Bytes 片内存储器每个 Blackfin 内核包括:2 个16 位MAC,2 个40 位ALU,4 个8 位视频ALU,以及1 ...
arm7的启动代码,初始化MCU和存储器,倍频时钟。...
使用内部HF振荡器,SYSCLK倍频到48MHz,USBCLK也为48MHz...
经典的dds发生器ad9851vhdl的并行通信代码,能实现6倍频和正弦波的输出。不好k我。...
fpga中pll时钟实现的源代码,可实现倍频或分频...
用ds1302与c8051f120的测试程序,已通过测试,使用的是外部晶振倍频到90MHz...
本示例中使用了一个DCM模块,将输入时钟50MHz,倍频到100MHz,分频到25MHz,不同的频率值通过LED进行演示。...
C51语音播放源码 将语音按占空比放出。原语音为8位8KHz,则125us一个字节,现时钟主频近2MHz,周期为0.5us,这样一个字节占250个周期,而字节8位为256,可以近似为256个周期,实...
s3c44b0 的开发板测试的所有源代码及程序!!!汇编代码主要完成系统初始化,包括: 禁止看门狗; 禁止所有中断; 初始化存储器(包括SDRAM); 设定锁相环倍频; 使能所有单元模块时钟...