VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
倍频器技术资料
📦 资源总数：19311
💻 源代码：52137
倍频器（frequencymultiplier）使输出信号频率等于输入信号频率整数倍的电路。输入频率为f1，则输出频率为f0=nf1，系数n为任意正整数，称倍频次数。倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。
🔥 倍频器热门资料
查看全部19311个资源 »本人RF电路设计课上的一个project。基于AWR公司MW Office仿真软件的一个FET混频器设计方案。
本人RF电路设计课上的一个project。基于AWR公司MW Office仿真软件的一个FET混频器设计方案。...
VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符
VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱...
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数....
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6...
💻 倍频器源代码
查看更多 »📂 倍频器资料分类