W波段宽带倍频器的设计与仿真
本文介绍了一种由低次级联形式构成的W波段宽带六倍频器。输入信号先经过MMIC得到二倍频，再由反向并联二极管对平衡结构实现宽带三倍频，从而将Ku波段信号六倍频到W波段。该倍频器的输入端口为玻璃绝缘子同轴...
倍频器技术资料
📦 资源总数：19311
💻 源代码：52137
📚 倍频器全部资料 (19311个)
编码器信号处理 经过倍频器进行四倍频 后 同时完成鉴相 计数
编码器信号处理 经过倍频器进行四倍频 后 同时完成鉴相 计数...
编码器倍频、鉴相电路在FPGA中的实现
编码器倍频、鉴相电路在FPGA中的实现...
编码器倍频、鉴相电路在FPGA中的实现
编码器倍频、鉴相电路在FPGA中的实现...
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的...
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。...
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K...
一个可实现多倍（次）分频器VHDL源代码设计
一个可实现多倍（次）分频器VHDL源代码设计...
矢量水听器倍频窄波束算法 原创 对传统的波束响应进行的改进算法
矢量水听器倍频窄波束算法 原创 对传统的波束响应进行的改进算法...
对电机的编码器输入的正交编码信号进行4倍频处理
对电机的编码器输入的正交编码信号进行4倍频处理 ，生成一个新的计数脉冲 ，同时判断电机的转动方向，输出一个方向标志电平信号，从而可以让DSP知道电机的转速和方向。...