半整数分频器的设计 请不要上传有版权争议的内容和木马病毒代码
标签: 整数 分频器 代码 木马
上传时间: 2014-08-16
上传用户:trepb001
这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器,通过两个并行进程对输入信号CLK进行8分频,占空比为1:7
标签: ISP 编程实验 独立 方式
上传时间: 2017-01-19
上传用户:xiaohuanhuan
SH501.C 基于单片机的信号发生器例程 SH502.C 低频信号发生器的例程 需要加上数码管的显示程序:disp.C SH503.C 方波频率的检测和倍频的程序 504 滤波原理和算法 不提供程序。在文章中分别给出不同的滤波算法和算法代码。 SH505.C 神经网络在单片机中的实现例程 SH506.C 信号数据的FFT变换 FFT的算法部分代码,不是完整程序。 SH507.C 电机转速信号的单片机测量程序 508 C51和汇编的混合编程方法 混合编程中的程序参考前文的应用例程
标签: SH disp 501 502
上传时间: 2017-02-05
上传用户:xaijhqx
实现任意倍数的倍频,帮助大家解决VHDL倍频问题,
标签: VHDL 倍频 家
上传时间: 2013-12-23
上传用户:fnhhs
基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
标签: FPGA 分频器 分频 参数
上传时间: 2014-11-18
上传用户:songnanhua
在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.
标签: VHDL 锁相环 源码 文档
上传时间: 2013-12-07
上传用户:hzy5825468
三分之一倍频程滤波器组的算法。可以从时域进行滤波得到频谱,需要读入数据。
标签: 分 倍频程 滤波器 时域
上传时间: 2017-02-19
上传用户:stella2015
利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时(0~23),用HEX3~HEX2显示分钟(0~59),用HEX1~HEX0显示秒钟(0~59)。
标签: HEX 计数器 模 1Hz
上传时间: 2014-12-20
上传用户:dbs012280
用VHDL写的一个5/8分频器,希望对刚学习VHDL的朋友有帮助
标签: VHDL 分频器
上传时间: 2014-01-12
上传用户:佳期如梦
fpga上实现的最小是0.5分频的任意分频器
标签: fpga 0.5 分频 分频器
上传时间: 2017-03-24
上传用户:417313137