锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示，简单锁相回路[3,4]是由三个电路构成，分别为相位侦测器（Phase Detector）、回路滤波器（Loop Filter）、压控荡器（VCO）
上传时间： 2015-08-16
上传用户：franktu
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述，在源代码中完成对时钟信号 CLK 的 2 分频， 4 分频， 8 分频， 16 分频。 这也是最简单的分频电路，只需要一个计数器即可。
标签： 数字电路
上传时间： 2015-08-25
上传用户：wangchong
程序名：在MCS51多功能实验板制作电子钟 电路介绍：由于实验板只有4位数码显示器，因此规定个位、十位显示秒信号；百位、千位显示分信号；p0口 的前四位和后四位LED显示时信号。
上传时间： 2015-09-05
上传用户：王楚楚
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的Verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签： Verilog-HDL 周期 9.5 脉冲
上传时间： 2015-09-16
上传用户：皇族传媒
基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述 9.6.8 脉冲高低电平持续时间测量的硬件实现
标签： Verilog-HDL 低电平 9.6 时间测量
上传时间： 2013-11-30
上传用户：chenlong
总线是指一组进行互连和传输信息的信号线，这组信号线一般都包括地址线、数据线、控制线、电源线等几种信号线。微型机系统所使用的芯片内部、电路插件板元器件之间、系统各插件板之间、系统与系统之间的连线，都由各自的总线把各部分组织起来，从而组成一个能彼此传输信息和对信息进行加工处理的整体
上传时间： 2015-09-25
上传用户：as275944189
1.1 一般说明 IMP705/706/707/708和IMP813L等CMOS监控电路能监控电源及电池电压和μP/μC的工作状况。当电源电 压降至4.65V以下（IMP705/707/813L）或4.40V以下（IMP706/708）时，即产生复位。 该系列产品能提供多种功能。每个器件在上电、掉电期间及在电压降低的情况下可产生一个复位信号。 此外，IMP705/706/813L带有一个1.6秒的看门狗定时器。IMP707/708虽然无看门狗功能，但是同时具有高电 平有效和低电平有效的复位输出，IMP813L的引脚和功能与IMP705相同但只具有高电平有效的复位输出。具 有1.25V门限的电源故障报警电路可用于检测电池电压和非5V的电源。所有器件都具有手动复位（MR）输入。 看门狗定时器的输出如果连接至MR将会触发复位信号。 所有器件都具有8脚DIP、SO和MicroSO封装。
上传时间： 2014-01-14
上传用户：lanwei
为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数 学模型 ,并结合 Simulink 给出仿真结果。理论和实验证明 ,该系统既可作为测量 DVD Jitter 的硬件电路设计的参考 ,也可作 为软件设计的工具。
上传时间： 2015-10-13
上传用户：1079836864
数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信号频谱为离散的谱线，由于电路的非线 性，在多路通信系统中，这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后，周期序列变长，谱线频率变低，产生的非线性分量落入相邻信 道之外，因此干扰减小。 在有些数字通信设备中，从码元“0”和“1”的交变点提取定时信息，若 传输的数字信号中经常出现长的“1”或“0”游程，将影响位同步的建立和保 持。而扰码器输出的周期序列有足够多的“0”、“1”交变点，能够保证同步 定时信号的提取。
上传时间： 2014-01-23
上传用户：star_in_rain
