Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
上传时间： 2013-12-09
上传用户：epson850
16－QAM基带传输系统的Matlab仿真 实现了主要模块二进制信息源输入，16QAM调制，发射滤波器，接收滤波器，采样，均衡，信号检测，16QAM解调，信息还原输出，产生BER曲线图。附上了我的课程论文，请大家参考
上传时间： 2016-02-25
上传用户：JIUSHICHEN
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows 驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。
上传时间： 2013-12-24
上传用户：tedo811
增强型直接内存存取(EDMA)是数字信号处理器(DSP)中用于快速数据交换的重要技术，具有独立于CPU的后台批量数据传输的能力，能够满足实时图像处理中高速数据传输的要求。以TI公司的TMS320DM642型DSP为例，介绍EDMA控制器的特点。结合实例给出EDMA在图像数据实时传输中的具体控制和实现方法。
上传时间： 2016-03-16
上传用户：zxc23456789
PS/2 键盘鼠标通信实验。学习PS/2的传输协议，利用实验板上的PS/2接口，实现键盘，鼠标与实验板间的数据通信，并且将从键盘，鼠标接收到的信号解码后通过LCD进行显示。
上传时间： 2014-07-18
上传用户：as275944189
485信号与can信号间的数据转换，经过测试8位数据传输没有问题，9位数据的传输测试中
上传时间： 2016-04-26
上传用户：mpquest
设pn序列长度为Lc,为输入信号的Lc倍，输入带宽为f,则经过扩频后，信道中传输信号的带宽为Lc*f,.躁声也衰减为原来的1/Lc。在解调端用相同的pn序列进行解调。这样的好处是频带扩宽了，有利于对传送信号的保密，只有知道调制端的pn序列，才能正确地解调出信号；另外，由于躁声的衰减，在很大程度上降低了误码率
上传时间： 2016-05-21
上传用户：钓鳌牧马
本设计采用Cypress公司支持USB2.0协议标准的EZ-USB FX2系列之CY7C68013芯片作为帧同步信号发送器的USB接口芯片，在uVision2开发环境下利用Keil C51完成了满足帧同步信号发送器基本要求的固件设计，具体采用了批量传输方式、大端点三缓冲设置、定时器中断方式的同步脉冲和数据的发送、软FIFO方式数据存放以及I2C总线下的LED显示等技术，最后协助编写USB底层驱动程序实现了固件自动下载。经过测试，所设计的帧同步信号发送器基本达到了课题所要求的基本原理性设计与验证。
上传时间： 2013-12-12
上传用户：我们的船长
利用intel dsplib 库函数进行特定2FSK信号（需传导频）解调，并对其进行信息还原（10bit信息传输，ascII编码）
上传时间： 2014-01-06
上传用户：zhaoq123
matlab实现的多个基础程序和报告并有流程图（1） 绘出正弦信号波形及频谱。 （2） 单极性归零（RZ）波形及其功率谱，占空比为50％。 （3） 升余弦滚降波形的眼图及其功率谱。滚降系数为0.5。发送码元取值为0、2。 （4） 最佳基带系统的Pe~Eb\No曲线，升余弦滚降系数a=0.5，取样值的偏差是Ts/4。 （5） Pe~Eb\No，升余弦滚降系数a=0.5，取样时间无偏差，但信道是多径信道，C(f)=abs(1-0.5*exp(-j*2*pi*f*dt))，dt=Ts/2。 （6） 仿真数字基带传输系统，包括输入、输出信号波形及其功率谱，眼图（升余弦滚降系数a=0.5），Pe~Eb\No曲线，取样时间无偏差。
上传时间： 2014-01-22
上传用户：aix008
