S3C44B0X 具有 8 路模拟信号输入的 10 位模/数转换器（ADC），它是一个逐次逼近型 的 ADC，内部结构中包括模拟输入多路复用器，自动调零比较器，时钟产生器，10 位逐次 逼近寄存器（SAR），输出寄存器如下图所示。这个 ADC 还提供可编程选择的睡眠模式， 以节省功耗。
上传时间： 2014-11-23
上传用户：zhangyi99104144
电话计费器程序/*信号定义： clk： 时钟信号，本例中其频率值为1Hz； decide： 电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示 长话，“11”表示特话； dispmoney： 用来显示卡内余额，其单位为角，这里假定能显示的最大数额为50 元 （500 角）； disptime： 显示本次通话的时长； write,read： 当write 信号下降沿到来时写卡，当话卡插入，read 信号变高时读卡； warn： 余额过少时的告警信号。本例中，当打市话时，余额少于3 角，打长 话时，余额少于6 角，即会产生告警信号； cut： 当告警时间过长时自动切断通话信号。 */
上传时间： 2014-01-15
上传用户：hewenzhi
产生必需的高斯导函数和目标辐射掩蔽，确定高斯导函数的系数并画出最终信号的psd
上传时间： 2014-01-15
上传用户：fnhhs
2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在 Nios 中软件编程解决 不同的调制方式的实现和选择。系统频率实现 1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。
标签： Nios Cyclone altera ALTERA
上传时间： 2015-09-02
上传用户：coeus
一个多径信道仿真程序。其主程序为： Jakes_filter.m 产生信道多普勒功率谱形状 linear_fft.m作fft变换，并作相应平移。 linear_psd.m分析信号的psd qpsk_berest.m产生qpsk信号 random_binary产生随机信号源
标签： Jakes_filter linear_fft fft 多径信道
上传时间： 2015-09-19
上传用户：二驱蚊器
在matlab中构成不同频率的调制信号，这些函数都是以fm开头，产生常数、双曲线、线性、抛物线等频率调制信号．
上传时间： 2013-12-28
上传用户：xcy122677
设计一个能够自启动的24-1的伪随机码（111101011001000）发生器。 设计一个序列信号发生器，产生一个011100110011序列码。 实现序列1110100。测试序列码波形 个人比较欣赏第二种方法
标签： 111101011001000 发生器 24 自启动
上传时间： 2013-12-18
上传用户：13517191407
本程序介绍单片机作为信号发生器，来产生不同频率的正弦波、矩形波等。
上传时间： 2015-09-26
上传用户：s363994250
DFT进行频谱分析时的三种现象 1、混叠：对连续信号采样，要求连续信号是带限的，采样频率要足够高。Fs应满足Nyquist采样定理才不产生混叠。 采样前加低通滤波器防混叠 2、频谱泄漏：DFT对时域信号进行了截断（相当于采样信号乘了一个窗函数），时域的乘积相当于频域卷积，改变了原信号频谱。 改用其他窗函数（非矩形）改善泄漏。 3、栅栏现象：DFT 只给出了频谱在采样点上的取值，采样点间的频谱内容丢失。
上传时间： 2014-01-23
上传用户：stewart·
使用C#语言编写的信号滤波程序，主要的优点是滤波后的信号不会产生相移，就是相位不会改变。
上传时间： 2015-10-23
上传用户：xlcky
