虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

信号<b>失真</b>

  • 在计算机和各类数据通信中传递二进制信号的时候

    在计算机和各类数据通信中传递二进制信号的时候,由于存在各种干扰,会使得传递的信息发生失真现象,这时候就要用到纠错码。 为了能够发现或纠正编码中的错误,我们必须通过一定的手段来对信息的编码谨慎选择,经过选择的编码在出错的时候能够很容易的发现和纠正。比如我们选择了编码{000,111},当传输中发生了一位错,我们就能够发现并纠正,比如收到的编码是001,我们就可以将它纠正为000。 汉明距离用于表示两个码字中不同位的数目。群码是一种纠错码,根据群码中不同的汉明距离,群码可以保持一定的纠错能力。 直接压缩

    标签: 计算机 数据通信 二进制 信号

    上传时间: 2015-09-14

    上传用户:hewenzhi

  • TLV1544与TMS320VC5402通过串行口连接

    TLV1544与TMS320VC5402通过串行口连接,此时,A/D转换芯片作为从设备,DSP提供帧同步和输入/输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时, 为高电平(芯片处于非激活状态),DATA IN和I/OCLK无效,DATAOUT处于高阻状态。当串行接口使CS变低(激活),芯片开始工作,I/OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I/OCLK引脚提供输入/输出时钟8序列,当由DSP提供的帧同步脉冲到来后,芯片从DATA IN接收4 b通道选择地址,同时从DATAOUT送出的前一次转换的结果,由DSP串行接收。I/OCLK接收DSP送出的输入序列长度为10~16个时钟周期。前4个有效时钟周期,将从DATAIN输入的4 b输入数据装载到输入数据寄存器,选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I/O时钟序列后停止。第10个时钟沿(确切的I/O时钟边缘,即上升沿或下降沿,取决于操作的模式选择)将EOC变低,转换开始。

    标签: 1544 5402 TLV 320

    上传时间: 2014-12-05

    上传用户:yepeng139

  • 基于AD9850的DDS信号源设计

    基于AD9850的DDS信号源设计,输出信号稳定,失真度小

    标签: 9850 DDS AD 信号源

    上传时间: 2015-12-21

    上传用户:liansi

  • 7段数码是纯组合电路

    7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计,输出信号LED7S的7位分别接如图6-1数码管的7个段,高位在左,低位在右。例如当LED7S输出为 "1101101" 时,数码管的7个段:g、f、e、d、c、b、a分别接1、1、0、1、1、0、1,接有高电平的段发亮,于是数码管显示“5”。

    标签: 数码 组合电路

    上传时间: 2014-01-08

    上传用户:wff

  • 在信息信号处理过程中

    在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用滤波器,数字滤波器是数字信号处理(DSP,DigitalSignalProcessing)中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应(ⅡR)滤波器和有限长单位脉冲响应(FIR)滤波器两种[1],其中,FIR滤波器能提供理想的线性相位响应,在整个频带上获得常数群时延从而得到零失真输出信号,同时它可以采用十分简单的算法实现,这两个优点使FIR滤波器成为明智的设计工程师的首选,在采用VHDL或verilogHDL等硬件描述语言设计数字滤波器时,由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的IPCore需要向Altera公司购买。笔者采用了一种基于DSPBuilder的FPGA设计方法,使FIR滤波器设计较为简单易行,并能满足设计要求

    标签: 信号处理 过程

    上传时间: 2016-04-15

    上传用户:gut1234567

  • 电源:稳压的+5V电源

    电源:稳压的+5V电源,电流小于300mA。 视频输入:RGB+HSYNC+VSYNC信号,取自VGA卡,刷新率与NTSC标准兼容。 视频输出:混合视频和S-视频(Y/C)。 支持的视频标准:PAL B、G、H和NTSCM。 电路要求VGA卡能发送与PAL或NTSC标准视频时序兼容的RGB格式视频信号。

    标签: 电源 5V电源 稳压

    上传时间: 2014-11-22

    上传用户:zhuyibin

  • 提出了一种改进的积分梳状(CIC) 滤波器. 在改变传统积分梳状滤波器的延迟因子的 同时,将锐化(Sharpen) 技术和相位分解技术应用于此滤波器. 改进后的滤波器与传统滤波器 相比,减少了信号

    提出了一种改进的积分梳状(CIC) 滤波器. 在改变传统积分梳状滤波器的延迟因子的 同时,将锐化(Sharpen) 技术和相位分解技术应用于此滤波器. 改进后的滤波器与传统滤波器 相比,减少了信号失真,降低了系统功率消耗. 仿真结果表明,改进后的滤波器在通带范围内的 波动很少,而且,具有较高的阻带衰减.

    标签: Sharpen 滤波器 CIC 积分

    上传时间: 2013-12-24

    上传用户:ynzfm

  • 接收解码用VHDL语言编写程序

    接收解码用VHDL语言编写程序,在EDA实验板上实现解码,要求具有以下功能: (a)将一体化红外接收解调器的输出信号解码(12个单击键、6个连续键,单击键编号为7-18,连续键编码为1-6),在EDA实验板上用七段数码管显示出来; (b)当按下遥控器1—6号连续键时,在EDA实验板上用发光二极管点亮作为连续键按下的指示,要求遥控器上连续键接下时指示灯点亮,直到松开按键时才熄灭,用于区别单击键。 (c)EDA实验板上设置四个按键,其功能等同于遥控器上的1—4号按键,当按下此四个按键时七段数码管分别对应显示“1”、“2”、“3”、“4”。 (d)每当接收到有效按键时,蜂鸣器会发出提示音。

    标签: VHDL 接收 解码 编写

    上传时间: 2016-07-05

    上传用户:libinxny

  • 4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入

    4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入,A和B分别是4位的数据输入,S0、S1、M分别为一位的功能选择输入信号;Cout是一位的进位输出,F是4为的运算结果输出。

    标签: 4bit ALU alu 运算

    上传时间: 2013-12-09

    上传用户:sevenbestfei

  • 7段数码显示译码器设计7段数码是纯组合电路

    7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮,于是数码管显示“5”。

    标签: 数码显示 数码 译码器 组合电路

    上传时间: 2014-01-26

    上传用户:1427796291