移动通信用爱尔兰B图表产生程序。可以在MATLAB6.5上运行
上传时间： 2014-11-30
上传用户：thinode
2FSK2PSK信号产生器实验 报告.doc
上传时间： 2015-06-11
上传用户：标点符号
第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间： 2015-06-23
上传用户：tianyi223
本书第一部分讲述的是传统的网络接口N e t B I O S、重定向器以及通过重定向器进行的各类 网络通信。尽管本书大部分内容均围绕Wi n s o c k编程这一主题展开，但是， A P I比起Wi n s o c k 来，仍然具有某些独到之处
上传时间： 2015-07-08
上传用户：恋天使569
介绍一个基于U S B 2 . 0 接口和D S P 的高速数据采集处理系统的工作原理设计及实现该高速数据 采集处理系统采用TI 公司的TMS320C6000 数字信号处理器和Cypress 公司的USB2.0 接口芯片可 以实现高速采集和实时处理有着广泛的应用前景
上传时间： 2013-11-27
上传用户：koulian
四选一选择器,输入四个,输出1个.当NM=00时选A 当NM=01时选B 当NM=10时选C 当NM=11时选D
上传时间： 2013-12-25
上传用户：woshiayin
用VHDL设计了一种2DPSK信号产生器，测试和实际应用表明其性能稳定可靠。
上传时间： 2015-08-23
上传用户：水中浮云
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
本代码是关于PWM信号产生器的。请注意查收，并进行相关的调试。
上传时间： 2014-01-16
上传用户：changeboy
介绍单相全桥逆变器的工作原理, 阐述产生SPWM波和实现PI 控制的算法, 给出以DSP( 数 字信号处理器) 实现控制的软件流程。实验表明利用软件完成逆变器控制是可行的。 关键词: 正弦逆变器
上传时间： 2014-11-22
上传用户：天涯
