虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

保持

  • 基于FPGA的GPS接收机基带处理器的研究与设计.rar

    互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业,而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前,我国已经成为GPS的使用大国,卫星导航产业链也已基本形成。然而,我们对GPS核心技术(即如何捕获卫星信号并保持对信号的跟踪)的研究还不够深入,我国GPS产品的核心部分多数还是靠进口。因此,对GPS核心技术的研究是非常紧迫的。 本文首先介绍了GPS的定位原理,之后阐述了GPS接收机的基本原理一直接扩频通信和GPS信号的结构与特性。从这些方面出发研究接收机基带处理器的捕获与跟踪设计方案。 设计过程中,先详细分析了滑动相关的捕获算法和基于FFT的快速捕获算法,并利用matlab进行了验证。由于前者灵活性好且可捕获到高精度的码相位和载波频率,适合于本文的硬件接收机,所以本文确定了滑动相关的捕获方案。 接着分析了跟踪环路的特点,跟踪模块采用码跟踪环和载波跟踪环耦合的方法实现。由于GPS系统通常工作在非常低的信噪比环境中,而非相干环在低信噪比下环路跟踪性能较好,所以码跟踪环采用非相干(DDLL)环实现。这种跟踪环路采用的鉴相器是能量鉴相器,对数据的调制和载波相位都不敏感,鉴相器不会产生不确定量。由于输入信号存在180°相位翻转,而COSTAS锁相环允许数据调制,对I支路和Q支路信号的180°相位翻转不敏感,所以载波跟踪环采用COSTAS锁相环实现。上述算法在matlab环境下得到了验证。 基带处理器电路的主要模块在Quartus II8.0开发平台上利用VHDL硬件描述语言实现。然后利用EDA仿真工具ModelSim-Altera6.1g进行了逻辑仿真。本设计满足系统功能和性能的要求,可以直接用于实时GPS接收机系统的设计中,为自主设计GPS接收机奠定了基础。 最后,由于在弱电磁环境下,捕获失锁后32PPS信号会丢失。所以设计了一个能授时和守时的算法去得到与GPS时同步的精确授时秒信号。并且实现了这个算法。

    标签: FPGA GPS 接收机

    上传时间: 2013-04-24

    上传用户:zuozuo1215

  • FPGA可配置端口电路的设计.rar

    可配置端口电路是FPGA芯片与外围电路连接关键的枢纽,它有诸多功能:芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出),电压之间的转换,对外围芯片的驱动,完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法,依据可配置端口电路能实现的功能和工作原理,运用Cadence的设计软件,结合华润上华0.5μm的工艺库,设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容: 1.基于端口电路信号寄存器的采集和输出方式,本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7],并完成了Verilog XL和Hspiee的功能和时序仿真,且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制,对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点,设计了一款边界扫描电路,并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲,有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能,为此本文采用二次函数输出的电路结构来实现以上的功能,并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言,输入端口的电压通常是3.3V和5V,为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压,将端口电路设计成3.3V和5V兼容的电路,通过仿真性能上已完全达到这一要求。此外,在输入端口处加上扩散电阻R和电容C组成噪声滤波电路,这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内,具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明:在实现TTL高电平输出时,最大的驱动电流达到170mA,而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8];同样,在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比,在延时和面积以及功耗略大的情况下,本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能,且驱动能力更加强大。

    标签: FPGA 可配置 端口

    上传时间: 2013-07-20

    上传用户:顶得柱

  • 基于FPGA的GPS信号捕获与跟踪系统设计研究.rar

    互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业,而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前,我国已经成为GPS的使用大国,卫星导航产业链也已基本形成。然而,我们对GPS核心技术的研究还不够深入,我国GPS产品的核心部分多数还是靠进口。 GPS接收机工作时,为了将本地信号和接收到的信号同步,要完成复杂的信号处理过程。其中,如何捕获卫星信号并保持对信号的跟踪是最重要的核心技术。很多研究者提出了多种解决方法,但这些方法多数都只停留在理论阶段,无法应用于GPS接收机系统进行实时处理。 本课题在分析了多种现有算法的基础上,研究设计了基于FPGA的GPS信号捕获与跟踪系统。在研究过程中,首先利用Nemerix公司的GPS芯片组设计制作了GPS接收机模块,它能正常稳定地工作,并可用作GPS基带信号处理的研究平台;该平台可实时地输出GPS数字中频信号;本课题在中频信号的基础上深入研究了GPS信号的捕获与跟踪技术。先详细分析比较了几种GPS信号捕获方法,给出了步进相关的捕获方案;接着分析了跟踪环路的特点,给出了锁频环和锁相环交替工作跟踪载波以及载波辅助伪码的跟踪方案,并最终实现了这些方案。 本课题设计的GPS信号捕获与跟踪处理系统是通过硬件和软件协同工作的方式实现的。硬件电路主要实现数据速率高、逻辑简单的相关器功能;而基于MicroBlaze软处理器的软件主要实现数据速率低、逻辑复杂的功能。本文给出了硬件电路的详细设计、仿真结果以及软件设计的详细流程。 本课题最终在FPGA上实现了GPS信号的捕获与跟踪功能,而且系统的性能良好。由此可以得出结论:本设计能够满足系统功能和性能的要求,可以直接用于实时GPS接收机系统的设计中,为自主设计GPS接收机奠定了基础。 本课题的研究得到了大连市信息产业局集成电路设计专项的资助,项目名称是“定位与通信集成功能的SOC设计”,研究成果将在2008年上半年投入试用。

    标签: FPGA GPS 信号捕获

    上传时间: 2013-04-24

    上传用户:1583060504

  • MP3音频编解码运算中IMDCT算法研究及其FPGA实现.rar

    近年来,随着多媒体技术的迅猛发展,电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多,而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案,在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中,低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点,具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤,因此适于硬件实现,以降低处理器的开销和功耗,来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程,以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法,并在已有算法的基础上进行了改进,减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案,结合算法进行了实现结构的优化,并在EDA环境下具体实现,用硬件描述语言设计、综合、仿真,且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中,在减小硬件资源的同时快速地实现了IMDCT,经验证功能正确。

    标签: IMDCT FPGA MP3

    上传时间: 2013-05-31

    上传用户:Minly

  • 基于FPGA的8051 IP核的设计

    本文探索了自主系统CPU设计方法和经验,同时对80C51产品进行了必要的改进。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片,在相关EDA软件平台的支持下进行基于FPGA的8051芯片的设计。在已公开的8051源代码的基础上,对其中的程序存储器、指令存储器做了较大幅度的修改,增加了定时器、串行收发器的软件编写,VerilogHDL语句共6000余行(见附录光盘)。在设计中笔者特别的注意了源代码中组合逻辑循环的去除,时序设计中合理确定建立时间和保持时间,保证了工作频率的提高(工作频率由12MHz提高到约30MHz),串行收发器的下载实验验证了该模块频率的提高。对设计高频CPU提供了有益的借鉴。本文利用Modelsim进行了功能仿真和后仿真,利用Synplify进行了综合,仿真和综合结果达到了设计的预期要求,并为下载和组成系统作了准备工作(设计了外围电路的PCB板图)。

    标签: FPGA 8051 IP核

    上传时间: 2013-06-28

    上传用户:梧桐

  • 基于提升机构的二维离散小波的FPGA设计

    在卫星遥感设备中,随着遥感技术的发展和对传输式观测卫星遥感图像质量要求的不断提高,航天遥感图像的分辨率和采样率也越来越高,由此引起高分辨率遥感图像数据存储量和传输数据量的急剧增长,然而卫星信道带宽有限。为了尽量保持高分辨率遥感图像所具有的信息,必须解决输入数据码率和传输信道带宽之间的矛盾。所以星载高分辨率遥感图像数据的高保真、实时、大压缩比压缩技术就成了解决这一矛盾的关键技术。FPGA器件为实现数据压缩提供了一种压缩算法的硬件实现的一个理想的平台。FPGA器件集成度高,体积小,通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台,经过设计输入,仿真,测试和校验,直到达到预期的结果,减少了开发周期。小波变换能够适应现代图像压缩所需要的如多分辨率、多层质量控制等要求,在较大压缩比下,小波图像压缩质量明显好于DCT变换,因此小波变换成为新一代压缩标准JPEG2000的核心算法。同时,小波变换的提升算法结构简单,能够实现快速算法,有利于硬件实现,因此提升小波变换对于采用FPGA或ASIC来实现图像变换来说是很好的选择。本文针对卫星遥感图像的数据流,主要研究可以对卫星图像进行实时二维小波变换的方案。针对提升小波变换的VLSI结构和FPGA设计中的关键技术,从边界延拓、滤波器结构、整数小波、定点运算、原位运算等方面进行了研究和讨论,并且完成了针对卫星遥感图像的分块二维9/7提升小波变换的FPGA实现。采用VerIlog语言对设计进行了仿真验证,并将仿真结果同matlab仿真结果进行了比较,比较结果表明该方案能实现对卫星遥感图像数据流的二维提升小波变换的功能。同时QuartusII综合结果也表明,系统时钟能够工作在很高的频率,可以满足高速实时对卫星图像的小波变换处理。

    标签: FPGA 提升机 二维 离散小波

    上传时间: 2013-06-15

    上传用户:00.00

  • ARMCoreSight跟踪调试技术的研究与应用

    随着嵌入式系统的发展、嵌入式应用的不断增长以及嵌入式系统复杂性不断提高,嵌入式软件的规模和复杂性也不断提高。在目前的嵌入式系统开发中间,软件开发占80%以上的工作量,嵌入式软件的质量和开发周期对产品的最终质量和上市时间起到决定性的影响。因此,为了保持产品竞争力,支持用户对嵌入式设备进行快速、高效的软件开发,嵌入式的开发人员迫切需要更加强大的调试技术和手段来为开发复杂的嵌入式应用提供帮助;同时,强有力的嵌入式软件开发工具也是基本的必备条件。 本文结合ARM公司RVDS集成开发环境中调试模块组成部分Event Viewer系统的开发,实现了对通过原始数据源采集到的CoreSight跟踪数据的完整实时解析,并最终在显示模块中将其包含的信息以可视化的形式直观地展现给用户,以供后续的程序性能分析和嵌入式软件系统调试。研究了与本课题相关的一些技术,包括CoreSight调试体系结构、嵌入式常见调试技术、Eclipse平台体系架构及其插件扩展点技术。在研究嵌入式集成开发环境国内外现状及其发展趋势的基础上,结合Event Viewer系统的整体需求,介绍了系统的总体设计及其功能模块划分,并给出了系统的第三方扩展设计。讨论了系统解析模块的设计与实现。在分析CoreSight跟踪数据解析流程的基础上,对系统中解析模块进行了详细设计,并完成了基于ITM数据流的解析实现。结合系统的功能需求和解析模块的设计,本文利用Eclipse插件扩展点机制,划分解析模块提供对外扩展,实现了系统向第三方产品提供商提供扩展接口的功能,第三方可以在此基础上提供自己的解析处理。利用Eclipse View扩展点和SWT/JFace技术,实现了对跟踪数据的前台展示,包括Text、Event、Analog三种类型;本文着重讨论了Analog展示部分的详细设计和实现,将解析后得到的Analog数据信息以实时曲线图的形式展现给客户,提供对Analog数据变化趋势的直观描述。

    标签: ARMCoreSight 调试技术

    上传时间: 2013-04-24

    上传用户:www240697738

  • 基于ARMLinux的多道脉冲幅度分析器数字系统设计

    随着电子技术的不断发展,各种智能核仪器逐步走向自动化、智能化、数字化和便携式的方向发展。针对传统的多道脉冲幅度分析器体积大,人机交互不友好,不方便现场分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脉冲幅度分析器的陆续出现填补了这一缺点。 随着电子技术的发展,以ARM为核的处理器技术的应用领域不断扩大,相比较单片机而言,它的主频高、运算速度快,可以满足多道脉冲幅度分析器的苛刻的时间上的要求。而且ARM处理器功耗小,适合于功耗要求比较苛刻的地方,这些方面的特点正好满足了便携式多道脉冲幅度分析器野外勘察的要求。同时,由于以ARM为核的处理器具有丰富的外设资源,这样就简化了外设电路及芯片的使用,降低了功耗并增强了产品的信赖性。另外,ARM芯片可以方便的移植操作系统,为多道脉冲幅度分析器多任务的管理和并行的处理,甚至硬实时功能的实现提供了前提。而且在ARM平台使用嵌入式linux操作系统使多道脉冲幅度分析器的软件易于升级。 智能化和小型化是多道脉冲幅度分析器的发展趋势。智能化要求系统的自动化程度高、操作简便、容错性好。智能化除了需要控制软件外,还需要软件命令的执行者即硬件控制电路来实现相应的控制逻辑,两者的结合才能真正的实现智能化。小型化要求系统的体积小、功耗小、便于携带;小型化除了要求采用微功耗的器件,还要求电路板的尺寸尽量的小且所用元件尽量的少,但小型化的同时必须保持系统的智能化,即不能减少智能化所要求的复杂的逻辑和时序的控制功能。为此采用高集成度的ARM芯片实现控制电路能满意地同时满足智能化和小型化的要求。在研制的多道脉冲幅度分析器中,几乎所有的控制都可以用控制芯片来实现,如阈值设定、自动稳谱以及多道数据采集,在节省了元件的数目和电路板的尺寸的同时仍能保持系统的智能化程度。 Linux内核精简而高效,可修改性强,支持多种体系结构的处理器等,使得它是一个非常适合于嵌入式开发和应用的操作系统。嵌入式Linux可以运行的硬件平台十分广泛,从x86、MIPS、POWERPC到ARM,以及其他许多硬件体系结构。目前在世界范围内,ARM体系结构的SOC逐渐占领32位嵌入式微处理器市场,ARM处理器及技术的应用几乎已经深入到各个领域,例如:工业控制,无线通讯,网络,消费类电子,成像等。 本课题采用三星公司生产的ARM(Advanced RISC Machines,先进精简指令集机器)芯片S3C2410A设计并研制了一种便携式的核数据采集系统设计方案。利用ARM芯片丰富的外设资源对传统的多道脉冲幅度分析器进行改进和简化。系统由前端探测器系统,以及由线性脉冲放大器、甄别电路、控制电路、采样保持电路组成的前置电路,中央处理器模块,显示模块,用户交互模块,存储模块,网络传输模块等多个模块组成。本设计基于ARM9芯片S3C2410,并在此平台上移植了嵌入式linux操作系统来进行任务的调度和处理等。 电路板核心板部分设计采用6层PCB板结构,这样增加了系统可靠性,提高了电磁兼容的稳定性。数据采集系统是多道脉冲幅度分析器的核心,A/D转换直接使用了S3C2410内置的ADC(Analog to Digital Converter,模数转换器),在2.5 MHz的转换时钟下最大转换速度500 KSPS(Kilo-Samples per second,千采样点每秒),满足了系统最低转换时间≤5 μs的要求,并且控制简单,简化了外部接口电路。由于SD(Secure Digital Card,安全数码卡)卡存储容量大、携带方便、成本低等优点,所以设计中采用其作为外部的数据存储设备,其驱动部分采用SD卡软件包,为开发带来了方便。本设计采用640*480的6.4寸LCD(Liquid Crystal Display,液晶显示)屏作为人机交互的显示部分,并且通过Qt/Embedded为系统提供图形用户界面的应用框架和窗口系统。其中包括了波形显示部分和用户菜单设置部分,这样方便了用户操作。系统的数据存取方面是基于SQLite嵌入式小型数据库而进行的。为了方便数据向上位机的传输,系统设计中采用XML(Extensible Markup Language,可扩展标记语言)格式来组织传输的数据,通过基于TCP/IP(Transmission Control Protocol/Internet Protocol)协议的Linux下Socket套接字编程,来进行与上位机或PC(Personal Computer,个人计算机或桌面机)等的连接和数据传输。

    标签: ARMLinux 多道 分析器 脉冲幅度

    上传时间: 2013-04-24

    上传用户:tzl1975

  • 基于ARMLinux的移动终端的研究和实现

    网络的普及和计算机微型化的趋势使得移动终端成为未来人们生活中的必备。移动终端具有体积小,重量轻,易于携带的特点。它将PC的部分功能与手机的通讯功能结合起来,可以进行无线通讯,还可以通过互联网得到丰富多彩的服务。因此,针对移动终端的研究具有非常重要的意义。 本文针对移动终端的移动性和无线上网功能提出一套基于ARM Linux平台的解决方案。移动终端硬件部分采用基于S3C2410控制器的硬件平台。采用USB接口的WiFi模块作为无线网卡。采用FPGA模块做信息加密处理。软件部分采用嵌入式Linux系统作为操作系统,采用基于Qt的嵌入式Konqueror浏览器作为应用程序。采用移动IPv6技术支持终端的移动性。 本文阐述了移动终端软件部分从底层到顶层的实现。包括了引导加载程序移植,Linux内核的移植,NOR Flash驱动移植,网卡驱动移植,无线网卡驱动移植,LCD驱动的移植,触摸屏驱动的移植,根文件系统的实现,Qt/Embedded和Qtopia的移植以及嵌入式Konqueror的移植。并对原理、相关知识点以及实现过程进行了详细的说明。本文介绍了如何在移动终端上支持移动IPv6技术,搭建基于Linux的移动IPv6的实验网络,并测试移动终端在不同的WiFi子网之间移动过程中与通信对端的连接情况。 经过测试表明,该移动终端可以在无线条件下通过浏览器访问Internet,支持中文网页并能通过鼠标、键盘和触摸屏进行操作。在移动性上,移动终端在从家乡网络和外地网络之间的漫游过程中能够在一定的切换延迟下保持和通信对端的连接。

    标签: ARMLinux 移动终端

    上传时间: 2013-04-24

    上传用户:R50974

  • 基于ARM的GPRSDTU的研发

    嵌入式系统是当前最为热门的研究领域之一,也是“后PC时代”最有发展前景的方向之一。目前,它已经被广泛地应用于信息家电、手持通信设备、仪器仪表、汽车、航空航天、工业控制以及数据采集等应用领域,为人们的工作和生活带来了极大的便利。其中,GPRS DTU是嵌入式系统在工业控制和数据采集领域的重要应用,它可以实现将串口数据通过GPRS网络进行数据传输,提供了无线备份链路,增强了数据传输的可靠性。伴随着对智能化的需求日益增长,提出了智能化GPRS DTU的概念。除了原有的基本功能,还需要增加智能化功能模块,比如支持自动心跳、保持永久在线,支持远程登录,远程Web管理,远程自动更新等。这样就极大地节省了后期维护费用,降低了成本。因此,对智能化GPRS DTU的研究具有广泛的意义和良好的商业前景。 本文主要是设计并实现智能化GPRS DTU的应用平台,对关键技术进行了深入研究。首先从理论的层次介绍了嵌入式系统的基本概念和设计流程,在理论研究和项目实践的基础上,总结了抓住本质、分层整合、协同分工、情景分析等学习方法;介绍GPRS DTU硬件平台的组成,以ATMEL公司的AT91RM9200为核心控制单元,以Telit的GM862作为GPRS功能模块,以实现工业级指标要求;总结出Linux下ELF文件转换为binary文件的方法,然后重点解决了U-boot应用于AT91RM9200重映射机制的修正,设计出面向智能化GPRS DTU的嵌入式混合文件系统(Cramfs+JFFS2+Initramfs),针对该文件系统对Linux-2.6.20进行了移植和裁剪;最后以串口/Ethernet数据网关的设计来说明应用开发的基本模型。 本系统研发的关键技术均已获得相应的成果,对智能化GPRS DTU的发展给予了有力的技术支持。

    标签: GPRSDTU ARM

    上传时间: 2013-04-24

    上传用户:mfhe2005