单片机与cpld总线方式通信，通过单片机io口模拟总线
上传时间： 2013-09-01
上传用户：epson850
并口epp模式下与fpga通信例子，附源码
上传时间： 2013-09-03
上传用户：caiqinlin
基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。\r\n在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的仿真验证。
上传时间： 2013-09-03
上传用户：xieguodong1234
结合XILINXCPLD所做的模拟RS232通信verilog源程序
标签： XILINXCPLD verilog 232 RS
上传时间： 2013-09-03
上传用户：gps6888
用VHDL语言在CPLD上实现串行通信
上传时间： 2013-09-06
上传用户：q3290766
程序主要用硬件描述语言（VHDL）实现：\r\n单片机与FPGA接口通信的问题
上传时间： 2013-09-06
上传用户：ddddddos
1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。
上传时间： 2013-09-06
上传用户：zhuimenghuadie
为了将通信系统中数字基带信号调制到中频信号上，采用数字上变频技术，通过对数字I、Q两路基带信号进行FIR成形滤波、半带插值滤波、数字混频处理得到正交调制后的中频信号，最后经MATLAB仿真分析得到相应的时域和频域图，来验证电路设计的有效性。
上传时间： 2013-10-22
上传用户：1318695663
基于0．25gm PHEMT工艺，给出了两个高增益K 波段低噪声放大器．放大器设计中采用了三级级联增加栅宽的电路结构，通过前级源极反馈电感的恰当选取获得较高的增益和较低的噪声；采用直流偏置上加阻容网络，用来消除低频增益和振荡；三级电路通过电阻共用一组正负电源，使用方便，且电路性能较好，输入输出驻波比小于2．0；功率增益达24dB；噪声系数小于3．5dB．两个放大器都有较高的动态范围和较小的面积，放大器ldB压缩点输出功率大于15dBm；芯片尺寸为1mm×2mm×0．1mm．该放大器可以应用在24GHz汽车雷达前端和26．5GHz本地多点通信系统中．
上传时间： 2014-12-23
上传用户：masochism
文章在分析电路噪声、等效噪声输入带宽和自动增益控制原理的基础上, 介绍了一种低频接收机自动增益控制电路的设计。
上传时间： 2014-12-23
上传用户：shfanqiwei
