📚 低延迟优化技术资料

📦 资源总数：8226
💻 源代码：10455

📚 低延迟优化全部资料 (8226个)

为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案...

📅

结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测...

📅

本文首先推导出过采样滤波器组精确重构的条件，由于此时所需的约束条件数比临界采样时少，因而可以设计出频域衰减特性更好的滤渡器组 然后提出了精碲重梅约束条件下原壅低通滤波器的一种新的设计方法．采用矢量的二...

📅

介绍了基于AD549高精度快响应低漂移微电流放大器的工作原理、电路设计和制造工艺、词试技术，该微电流放大器是核反应堆反应性测量的关键部件之一，其低噪声、快响应与低漂移技术是精确测量反应性重要因数之...

📅

  基于0．25gm PHEMT工艺，给出了两个高增益K 波段低噪声放大器．放大器设计中采用了三级级联增加栅宽的电路结构，通过前级源极反馈电感的恰当选取获得较高的增益和较低的噪声；采...

📅

设计一种压控电压源型二阶有源低通滤波电路,并利用Multisim10仿真软件对电路的频率特性、特征参量等进行了仿真分析,仿真结果与理论设计一致,为有源滤波器的电路设计提供了EDA手段和依据。 ...

📅

提出了一种应用于CSTN-LCD系统中低功耗、高转换速率的跟随器的实现方案。基于GSMC±9V的0.18 μm CMOS高压工艺SPICE模型的仿真结果表明，在典型的转角下，打开2个辅助模块时，静态功...

📅

为解决ISM频段低噪声放大器降低失配与减小噪声之间的矛盾,提出了一种改善放大器性能的设计方法.分析了单项参数的变化规律,提出了提高综合性能的方法,给出了放大器封装模型的电路结构.对射频放大器SP模型和...

📅

摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79　　文献标识码:A 　　文章编号: 025820934 (2...

📅