宽带低相噪高分辨率频率合成器设计
利用锁相环(PLL)和YTO相结合,设计出一种频率合成器。实现了3～7 GHz的频率覆盖和低于0.2 Hz的频率分辨率。全频段相噪均在-108 dBc/Hz@10 kHz以下,具有较高的实用价值。 ...
位置环设计技术资料
📦 资源总数：47521
💻 源代码：64616
🔌 电路图：4
🔥 位置环设计热门资料
查看全部47521个资源 »X波段低相噪跳频源的设计
结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明，本方案具有相位噪声低、频率控制灵活等优点，满足了实际工程应用。 ...
时钟分相技术应用
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接...
模拟cmos集成电路设计(design of analog
模拟集成电路的设计与其说是一门技术，还不如说是一门艺术。它比数字集成电路设计需要更严格的分析和更丰富的直觉。严谨坚实的理论无疑是严格分析能力的基石，而设计者的实践经验无疑是诞生丰富直觉的源泉。这也正足初学者对学习模拟集成电路设计感到困惑并难以驾驭的根本原因。.美国加州大学洛杉机分校(UCLA)Raz...
用PROTET设计电路板应注意的问题
印制电路板在电子设备中是一个很重要的部件。电子元器件在电路板上的位置，对产品的稳定性、可靠性以及抗干扰能力和电磁兼容性等于方面有着重要的影响。元器件在电路板上的布置合理，既可以提高产品设计质量，又可以节省时间，从而达到事半功倍的效果。下面是笔者对电子产品在设计过程中的一些看法和想法。 &n...
💻 位置环设计源代码
查看更多 »📂 位置环设计资料分类