📚 位置环设计技术资料

📦 资源总数：47521
📄 技术文档：1
💻 源代码：64616

🔥 位置环设计热门资料

查看全部47521个资源 »

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这...

📅 👤 wpwpwlxwlx
altera FPGA PLL 分频器

📄 位置环设计技术文档

查看更多 »
📄
国外一篇很好的数字锁相环（PLL）设计文档（解压后PLL.pdf）
PLL 数字锁相环 文档

💻 位置环设计源代码

查看更多 »
💻
read me.txt
💻
read me.txt
💻
read me.txt
💻
基于fpga的全数字锁相环设计.pdf
💻
基于fpga的全数字锁相环设计.pdf
💻
基于fpga的全数字锁相环设计.pdf
📂 位置环设计资料分类
🔥 热门资料 查看最受欢迎的资源 📄 技术文档 技术手册与Datasheet 💻 源代码 程序代码与工程文件 📚 全部资料 47521 个资源