搜索：位置环设计 - 虫虫下载站

教程资料  基于FPGA的全数字锁相环设计

基于FPGA的全数字锁相环设计,内有设计过程和设计思想

https://www.eeworm.com/dl/fpga/doc/17864.html

下载: 66

查看: 1072

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/131276.html

下载: 199

查看: 1281

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...

https://www.eeworm.com/dl/663/137276.html

下载: 122

查看: 1094

其他  锁相环设计文档和一个可执行文件

锁相环设计文档和一个可执行文件

https://www.eeworm.com/dl/534/159541.html

下载: 104

查看: 1030

通讯/手机编程  一种改进的全数字锁相环设计一种改进的全数字锁相环设计

一种改进的全数字锁相环设计一种改进的全数字锁相环设计

https://www.eeworm.com/dl/527/185009.html

下载: 119

查看: 1052

其他行业  该源代码是跟电机位置环控制有关的,对学习电机控制的朋友很有帮助.用的是mdl和Vc

该源代码是跟电机位置环控制有关的,对学习电机控制的朋友很有帮助.用的是mdl和Vc

https://www.eeworm.com/dl/668/213195.html

下载: 185

查看: 1115

通讯/手机编程  easy pll,很好的PLL(锁相环设计工具)!

easy pll,很好的PLL(锁相环设计工具)!

https://www.eeworm.com/dl/527/241013.html

下载: 53

查看: 1225

其他  用于时钟恢复的全数字锁相环设计

用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。

https://www.eeworm.com/dl/534/299283.html

下载: 87

查看: 1073

matlab例程  针对离散系统的阶跃信号,正弦信号和方波信号的位置响应,设计了离散pid控制器

针对离散系统的阶跃信号,正弦信号和方波信号的位置响应,设计了离散pid控制器

https://www.eeworm.com/dl/665/317078.html

下载: 89

查看: 1292

VHDL/FPGA/Verilog 收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.

收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.

https://www.eeworm.com/dl/663/375074.html

下载: 29

查看: 1063

搜索结果

按分类筛选