自上世纪90年代Linux首次应用于嵌入式系统，至今已过了近10年。10年间，随着芯片技术、总线技术以及计算机技术的发展，嵌入式处理器也从8位单片机时代发展到了如今高低端处理器百花齐放的时代。32位、16位处理器的价格不再是那么高不可攀。在这种背景下，本课题拟研究一种适用于小规模现场的，低成本的，具有RS-232C和CAN总线通讯方式且可在线进行软件更新的监控系统。 现今，很多监控系统都以装有微软操作系统的IPC作为监督平台，以单片机、PLC、DSP等作为DDC控制器，通过串口等方式通讯。其开发周期短，但成本总体较高，通讯方式单一。 本课题首先对几种嵌入式处理器和嵌入式操作系统进行比较，确定了以ARM核的处理器和Linux作为本监督平台的处理器和操作系统；其次研究了Linux在ARM上的移植以及运行过程，包括引导加载程序vivi、Linux2.6内核、根文件系统、各种外设(包括触摸屏与以太网等)驱动程序的移植，以及基于Qt/E的串口通讯的图形用户界面的开发；最后对CAN总线以及RS-232C通讯方式在ARM7核的处理器及单片机上的应用进行研究。 基于以上研究开发的监控系统的监督平台以S3C2410处理器为核心，以Linux2.6内核为操作系统，以触摸屏为主要人机界面，具有RS-232C和以太网通讯方式，其成本较低，体积较小，功能较为灵活；其DDC控制器由基于STC5410AD和ARM7核的LPC2119的两块控制板以及一块RS-232C与CAN总线转换板组成，其控制功能更加强大，通讯方式也更加多样化；另外，监督平台与DDC控制器均可在线更新程序，降低了系统维护难度。 经过实践调试，本监控系统的软硬件均工作正常，实现了预期目标。本监控系统可应用于电力、化工、机电等多个领域的现场，具有较强的通用性。
上传时间： 2013-07-08
上传用户：zhch602
随着我国经济的高速发展，各类建设工程越来越多，这导致了国家对工程机械的需求越来越大，要求也越来越高。在机械和液压技术已发展成熟的今天，信息化和智能化成了工程机械进行产品性能提升的新的突破口。而无线遥控技术是信息化的一个重要方面。 鉴于工程机械设备对无线遥控设备的需求，本文研制了用于工程机械的无线遥控器。因为工程机械对遥控通信的可靠性、抗干扰性和通信距离都有比较高的要求，所以本文没有选择红外、蓝牙等技术作为通信手段，而是选用高性能的射频芯片ADF7020来搭建射频模块。在控制器方面，考虑到通信过程中需要进行非常复杂的编解码运算，所以本文选用了运算速率较快的32位ARM核微控制器LPC2119。 论文首先在对上述两块主芯片进行深入研究的基础上介绍了它们的功能特点和参数性能，与此同时还介绍了嵌入式系统开发的相关知识。接着基于这两块芯片对遥控器的实施方案进行了设计，包括硬件系统和软件系统两方面的内容，这构成了论文的主体内容之一。然后论文详细深入的研究和讨论了对遥控器通信性能起关键作用的差错控制系统。研究内容包括循环码、CRC码、RS码和交织技术等一系列的信道编码理论，并且给出了各种编解码的实现方法。基于这些理论，论文设计了一种CRC码、RS码以及交织技术相结合的差错控制方法并将其应用在遥控器中，实际测试证明该方法从很大程度上提升了遥控器的通信性能。此外，还实现了遥控器的跳频功能，可以有效的抵抗同频干扰。论文的最后简要介绍了系统开发调试环境以及仿真工具，并总结了软件实现过程中对一些关键问题的处理办法。
上传时间： 2013-05-18
上传用户：yyyyyyyyyy
随着计算机技术、通信技术、集成电路技术和控制技术的发展，传统的工业控制领域正经历着一场前所未有的变革，开始向网络化方向发展。本文即从未来工业控制网络发展的需要出发，设计并实现了以S3C2410微处理器为核心的嵌入式网络控制器。 本文以S3C2410-32 位微处理为核心，设计并实现了具有1路以太网接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1个CAN总线扩展卡、1个RS485扩展卡、1个RS422扩展卡使用、8路A/D、1路D/A、4路 PWM、一个 240×320TFT LCD 显示触摸屏的功能强大的嵌入式网络控制器。并在此基础上，结合嵌入式操作系统Windows CE建立了一个嵌入式软件开发平台。 在深入研究和分析CANopen协议的基础上，实现了基于Windows CE 的嵌入式 CANopen 协议栈，大大提高了嵌入式网络控制器在现场总线上的通信和控制能力，为新型的网络控制算法研究提供了实验平台。在探讨了TCP/IP协议的基础上研究了基于 Windows CE 的嵌入式 TCP/IP 协议栈，掌握了Windows CE 平台的网络 Socket 通信编程，使控制器能够通过以太网接到Intranet或Intemet上。 在完成嵌入式网络控制器硬件与软件设计的基础上，将控制器应用到了网络化的嵌入式数控系统的中央数控单元中，实现数控系统等数控设备小型化、网络化和集成化的需要。并以此为基础，结合计算机控制实验室建设，构建了三层(信息层、控制层和设备层)工业网络实验平台，实现了实验室设备真正的网络互连，为网络控制研究提供了一个高性能的平台。
上传时间： 2013-06-10
上传用户：hzy5825468
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-04
上传用户：libenshu01
随着SOC技术、IP技术以及集成电路技术的发展，RISC软核处理器的研究与开发设计开始受到了人们的重视。基于FPGA的RISC软核处理器在各个行业开始得到了广泛的应用，特别是在一些基于FPGA的嵌入式系统中有着越来越广泛的应用前景。 该论文在研究了大量国内外技术文献的基础上，总结了RISC处理器发展的现状与水平。认真分析了RISC处理器的基本结构，包括总线结构，流水线处理的原理，以及流水线数据通路和流水线控制的原理；并详细分析了该设计采用的指令集——MIPS指令集的内在结构。设计出了一个32位RISC软核处理器，这个软核处理器采用五级流水线结构，能完成加法、减法、逻辑与、逻辑或、左移右移等算术逻辑操作，以及它们的组合操作。通过软件仿真和在Altera的FPGA开发板上进行验证，证明了所设计的32位RISC处理器能准确的执行所选用的MIPS指令集，运行速度能达到30MHz，功能良好。 通过对所设计对象特点及其可行性的研究，选用了Altera公司QuartusⅡ软件作为设计与仿真验证的环境。在设计方法上，该课题采用了自顶向下的设计方法。在设计过程中采用了边设计边验证这种设计与验证相结合的设计流程，大大提高了设计的可靠性。该课题在设计过程中还提出了两个有效的设计思路：第一是在32位寄存器的设计中利用FPGA的内部RAM资源来设计，减少了传输延时，提高了运行速度，并大大减少了对FPGA内部资源的占用；第二是在系统架构上采用了柔性化的设计方法，使得设计可以根据实际的需求适当的增减相应的部件，以达到需求与性能的统一。这两个方法都有效地解决了设计中出现的问题，提高了处理器的性能。
上传时间： 2013-07-21
上传用户：caozhizhi
本论文是以GSM基站系统为对象研究了软件无线电思想在移动通信中应用的可行性，通过构造一个具有开放性、标准化、模块化的通用硬件平台，用软件来完成各种功能。 本文首先从整体上介绍了GSM移动通信系统及其实现过程，通过大量的Matlab仿真详细论述了GSM蜂窝通信系统中的语音编码、信道编码、交织、加密、调制等技术。 其次，文中介绍了GSM信道编码规则，其中重点阐述了CRC、卷积码和交织码的基本原理和算法实现，并完成了三者编码译码的软件设计，采用FPGA技术实现并验证了设计的正确性。 最后，对GMSK调制和解调的原理及特点进行论述，并提出了软件实现的可行性方案，为下一步的软件设计打下了坚实的基础。硬件试验平台是软件实现的基础，因此，文中进行了详细的分析与设计，并给出了部分电路设计图，对相关课题的研究具有一定的指导意义和参考价值。
上传时间： 2013-07-11
上传用户：plsee
本论文介绍了毫米波通信系统中常用的上变频方案和调制方式，比较了它们的性能和特点，最终在发射系统中选择了DQPSK调制方式。提出了一种利用数字上变频技术进行基带信号的数字域上变频调制的方法。系统设计采用了现场可编程逻辑器件FPGA和通用正交上变频器AD9857相结合的方案。 本设计硬件平台以AD公司的AD9857为核心，在数字域完成了基带数字信号内插滤波、正交调制、D/A变换等功能；选用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基带数字信号的处理，并实现了对AD9857的控制。软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求。整个系统实现了在70MHz中频载波上的DQPSK调制。系统具有结构简单，控制灵活，频率分辨率高，频率变化速率高等优点。
上传时间： 2013-07-18
上传用户：qoovoop
H.264/AVC是ITU-T和ISO联合推出的新标准，采用了近几年视频编码方面的先进技术，以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标，作者负责系统架构设计，软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估，算法特点的分析，同时考虑到编码器系统的可伸缩性，可扩展性，本文采用了DSP+FPGA的系统架构。DSP充当核心处理器，而FPGA作为协处理器，针对编码器中最复杂耗时的模块一运动估计模块，设计相应的硬件加速引擎，以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案，其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计，同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用，以及更加精确的亚像素位置的预测，可以改善运动补偿精度，提高图像质量和编码效率，但同时也大大增加了编码器的复杂度，因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现，包括整像素搜索，像素插值，亚像素(1/2，1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中，将多处理器技术和流水线技术相结合，提供高性能的并行计算能力，同时，采用合理的存储器组织结构以提供高数据吞吐量，满足运算的带宽要求，并使编码器具有较好的可伸缩性。最后，在Modelsim环境下建立测试平台，完成了对整个设计的RTL级的仿真验证，并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化，从而使工作频率最终达到134MHz，分析数据表明该模块能够满足编码器的实时性要求。
上传时间： 2013-07-24
上传用户：sn2080395
I2C(Inter Integrated Circuits)是Philips公司开发的用于芯片之间连接的串行总线，以其严格的规范、卓越的性能、简便的操作和众多带I2C接口的外围器件而得到广泛的应用并受到普遍的欢迎。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。在Modelsim6.0仿真软件环境中进行仿真，在Xilinx公司的ISE9.li开发平台上进行了下载，搭建外围电路，用Agilem逻辑分析仪进行数据采集，分析测试结果。 首先，介绍了微电子设计的发展概况以及设计流程，重点介绍了HDL/FPGA的设计流程。其次，对I2C串行总线进行了介绍，重点说明了总线上的数据传输格式并对所使用的AT24C02 E2PROM存储器的读／写时序作了介绍。第三，基于Verilog _HDL设计了随机读/写的I2C接口电路、测试模块和显示电路；接口电路由同步有限状态机(FSM)来实现；测试模块首先将数据写入到AT24C02的指定地址，接着将写入的数据读出，并将两个数据显示在外围LED数码管和发光二极管上，从而直观地比较写入和输出的数据的正确性。FPGA下载芯片为Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent逻辑分析仪进行传输数据的采集，分析数据传输的时序，从而验证电路设计的正确性。最后，论文对所取得的研究成果进行了总结，并展望了下一步的工作。
上传时间： 2013-06-08
上传用户：再见大盘鸡
本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有： (1)深入研究CCSDS图像压缩算法，并根据其编码方案，设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面，将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析； (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法； (3)优化算法复杂度较大的功能模块，如小波变换模块等。使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段，设计并实现FPGA与PC机的串口通信模块，提高了系统验证的工作效率。
上传时间： 2013-05-19
上传用户：1757122702
