CadenceAllegro16.5的破解方法及其破解所需的文件，本人亲自试过了，绝对好使，里面有一篇日志，详细的介绍了破解的步骤，请严格按照步骤安装，否则失败自负
标签： CadenceAllegro 16.5 破解
上传时间： 2013-05-18
上传用户：浮尘6666
ORCAD传递分立器件Value值到PowerPCB的方法
上传时间： 2013-06-28
上传用户：ynsnjs
OrCAD创建大IC逻辑封装的方法
上传时间： 2013-06-28
上传用户：xhz1993
CPLD和FPGA的使用方法有详细的介绍！！！大家快来下载吧
上传时间： 2013-08-06
上传用户：lalaruby
fpga设计方法和思想，主要从硬件原则，系统原则，同步设计原则等等多方面进行了介绍。
上传时间： 2013-08-06
上传用户：熊少锋
FFT处理器的FPGA设计方法，适合做信号处理的技术人员参考，用FPGA实现
上传时间： 2013-08-06
上传用户：bensonlly
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
上传时间： 2013-08-08
上传用户：13817753084
基于FPGA的智能控制器设计及测试方法研究
上传时间： 2013-08-08
上传用户：aa7821634
FPGA之间的LVDS传输，采用serdes接口，传输速率达到400m
上传时间： 2013-08-09
上传用户：hoperingcong
文章介绍了系统的硬件电路原理与具体实现方法，其中主要包括载波恢\r\n复电路，PN 码捕获电路和跟踪电路，并针对Xilinx 公司FPGA 的特点，对各电\r\n路的实现进行优化设计，在不影响系统稳定性和精度的前提下，减少硬件资源\r\n消耗，提高硬件利用率。设计利用Verilog 硬件描述语言完成，通过后仿真验证\r\n电路正确性，并给出综合结果。
上传时间： 2013-08-09
上传用户：qiaoyue
