虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

仿真工具

  • PID仿真工具软件-支持

    支持多种仿真方式,仿真详细,可以批量仿真等

    标签: pid 增量式 现行预测 非线性预测 分段预测

    上传时间: 2022-07-23

    上传用户:aben

  • 感应电动机软起动过程中的振荡问题研究.rar

    本文对感应电动机软起动过程中存在的电流、电磁转矩以及转速振荡问题进行了系统的理论分析和实验研究.论文首先根据感应电动机的数学模型,利用MATLAB仿真工具建立了感应电动机软起动的通用仿真模型,其次分析了晶闸管触发角度、机组的转动惯量、负载转矩以及转子电阻这四个因素对振荡的影响,进而探讨了感应电动机软起动过程中出现电流、电磁转矩以及转速振荡的原因.结果表明:在感应电动机软起动过程中,当转子转速达到同步转速并在其附近变化时,电动机的续流角会大幅度变化,当续流角围绕晶闸管的触发角变化时,三相交流调压电路的输出电压会产生振荡,在电动机定、转子磁场的相互作用下会使振荡加剧,因而就会造成电动机电流、电磁转矩以及转速的振荡.特别需要指出的是电动机在软起动过程中出现的转速振荡是在同步转速附近振荡而并非象有些文章所说的在低速下振荡.根据上述原因,本文提出了采用关断角控制的新型控制策略,这种控制策略是使电动机在起动过程中的电流关断角由某一初始值逐渐减小到零,利用该方法可以使感应电动机起动过程中的续流角始终小于晶闸管的触发角,这样续流角的变化就不会引起电动机端电压的振荡,因而就从根本上消除了感应电动机软起动过程中的振荡现象.文中首先通过仿真验证了该控制策略的正确性,在此基础上研制了基于关断角控制的感应电动机软起动装置的硬件电路和软件程序,并进行了样机试验,实验结果验证了理论分析的正确性.另外,文中还探讨了软起动对于感应电动机起动过程中转轴扭矩振荡的影响.大型感应电动机驱动大转动惯量负载直接起动时,其转子轴上会出现过大的扭矩振荡,这是由于定子绕组中电源频率的电流与转子中直流电流相互作用产生的具有转差频率的电磁转矩分量造成的.采用软起动会使电动机起动时转子中产生的直流电流分量大为减小,进而可以减小电磁转矩的转差频率分量,故可以有效地抑制感应电动机起动过程中作用在转轴上过大的扭矩振荡.

    标签: 感应电动机 软起动 过程

    上传时间: 2013-07-13

    上传用户:天诚24

  • modelsim教程(中文).rar

    fpga仿真工具modelsim的中文详细教程,希望对FPGA学习有用

    标签: modelsim 教程

    上传时间: 2013-05-31

    上传用户:不挑食的老鼠

  • 超级电容能量回收系统在地铁中的应用研究.rar

    随着我国现代化的大力发展,对能源的需求越来越多,但是能源危机却已成为全球性的问题,在众多能源当中,电能是人类生活中最重要的能源,如何节约电能,提高电能利用率是我们必须人力解决的问题。本文就超级电容储能系统在地铁中的应用进行了研究,提出了相应的控制策略并对其进行了建模论证。 文中首先对现有的几种储能装置进行了简单的介绍,分析了储能系统的发展现状和趋势,后来还介绍了地铁供电和地铁车辆的一些情况,对应用对象进行了一定的研究;然后对超级电容的特点和一些应用特性进行了分析,结合地铁的实际工况,提出了能量回收系统的控制策略。 最后,利用Matlab仿真工具对能量回收系统进行了建模和仿真,验证了系统控制策略的正确性。在文章的末尾,还通过一些调查数据对超级电容能量回收系统实际应用中可能碰到的问题进行了讨论。 随着超级电容的快速普及和发展,超级电容器储能及应用技术的研究将是一个很有潜力的发展方向,具有很高的市场潜力和应用价值。

    标签: 超级电容 能量 回收

    上传时间: 2013-07-26

    上传用户:330402686

  • 高频逆变电源并联控制策略的研究.rar

    由于传统供电系统的固有缺陷,当单台电源供电时,一旦发生故障可能导致整个系统瘫痪,造成不可估计的损失。逆变电源并联技术是提高逆变电源运行可靠性和扩大供电容量的重要手段。并联技术可以提高逆变电源的通用性和灵活性,使系统设计、安装、组合更加方便,使可靠性进一步提高。 本文主要研究逆变电源输出的数字控制技术,以及逆变电源的并联控制策略,以改善逆变电源的输出性能,提高逆变电源的可靠性,并为分布式发电系统提供最基本的单元模块。本系统采用高频逆变技术,主电路前级采用BOOST升压,后级采用半桥逆变电路,以TI公司的TMS320F2806DSP为主控核心实现了系统的控制功能。本文主要研究内容如下: 1.首先介绍了当前的适合逆变电源的控制策略,分析了这些控制策略的优缺点,介绍了当前的适用于逆变电源并联运行的控制策略,并简单介绍了它们的原理; 2.介绍了逆变电源无线并联的关键技术,依据下垂并联控制的数学模型,对并联系统的功率下垂特性、功率解耦控制思想等方面进行了详细的分析; 3.通过对当前逆变电源控制策略的分析、研究,对所选的逆变电源主电路进行数学建模,设计了逆变电源三闭环调节控制器,并通过Matlab仿真工具进行仿真,验证了该控制策略的可行性; 4.建立了单相逆变电源无线并联控制系统的MATLAB仿真模型,并通过仿真实验对其进行了验证分析,结果表明:该基于下垂法控制的无线并联方案可以使系统实现对输出有功功率、无功功率和谐波功率的良好控制; 5.采用DSP为主控芯片,设计并制作了单相无线并联型逆变电源样机,给出并联型逆变单元输出滤波电感参数选择的工程设计方法和原则,并对上述的三闭环控制策略进行了实验测试,实验结果良好。

    标签: 高频逆变电源 并联控制 策略

    上传时间: 2013-04-24

    上传用户:1079836864

  • 基于高频信号注入法的永磁同步电机无传感器控制.rar

    永磁同步电机(PMSM)因其无需励磁电流、运行效率和功率密度高,在交流调速系统中被广泛的应用,但PMSM高性能的矢量控制需要精确的转子位置和速度信号来实现磁场定向。在传统控制中,一般采用机械式传感器来检测转子位置和转速,但是机械式传感器存在诸如成本高、可靠性低、不易维护等问题,使得无速度/位置传感器控制技术成为永磁同步电机控制中的热点问题。虽然目前已有较多的研究成果,但是所采用的方法大多是基于电机基波方程的分析,一般不适用于低速甚至零速,并且对电机参数较为敏感,鲁棒性差。本文正是为了解决这个问题,而采用高频信号注入法实现转子位置估算,这种方法适合于低速甚至零速,对电机参数的变化不敏感,鲁棒性强。主要做了如下的工作: 首先详细介绍了永磁同步电机三种基本结构,在建立了旋转坐标系下永磁同步电机数学模型的基础上叙述了其矢量控制原理,分析了各种现有的永磁同步电机无速度/位置传感器控制策略;其次在永磁同步电机矢量控制的基础上详细讨论了旋转高频电压信号注入法与脉振高频电压信号注入法提取转子位置的基本原理,并在此基础上利用MATLAB/SIMULINK仿真工具建立了整个永磁同步电机无速度/位置传感器矢量控制系统的模型,进行了仿真研究,仿真结果验证了控制算法的正确性。最后利用TI公司推出的数字信号处理器DSP芯片TMS320F2812,实现了基于脉振高频信号注入法的永磁同步电机无速度/位置传感器的实验运行,实验结果验证了这种方法适合于低速运行,对电机参数的变化不敏感,鲁棒性强。

    标签: 高频信号 永磁同步电机 无传感器

    上传时间: 2013-06-06

    上传用户:Neal917

  • 基于FPGA的通用异步收发器的设计.rar

    通用异步收发器(Universal Asynchronous Receiver Transmitter,UART)是一种能同时支持短距离和长距离数据传输的串行通信接口,被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片,但是这些专用的串行接口芯片的缺点是数据传输速率比较慢,难以满足高速率数据传输的场合,而更重要的就是它们都具有不可移植性,因此要利用这些芯片来实现PC机和FPGA芯片之间的通信,势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势,提出了一种基于FPGA芯片的嵌入式UART设计方法,其中主要包括状态机的描述形式以及自顶向下的设计方法,利用硬件描述语言来编制UART的各个子功能模块以及顶层模块,之后将其集成到FPGA芯片的内部,这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议,主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO,采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境,也能适合低速的数据传输场合,因此可以达到资源利用的最大化。 在具体的设计过程中,利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明,本课题中所设计的UART满足预期设计目标。

    标签: FPGA 异步收发器

    上传时间: 2013-08-02

    上传用户:rocketrevenge

  • 基于FPGA的GPS接收机基带处理器的研究与设计.rar

    互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业,而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前,我国已经成为GPS的使用大国,卫星导航产业链也已基本形成。然而,我们对GPS核心技术(即如何捕获卫星信号并保持对信号的跟踪)的研究还不够深入,我国GPS产品的核心部分多数还是靠进口。因此,对GPS核心技术的研究是非常紧迫的。 本文首先介绍了GPS的定位原理,之后阐述了GPS接收机的基本原理一直接扩频通信和GPS信号的结构与特性。从这些方面出发研究接收机基带处理器的捕获与跟踪设计方案。 设计过程中,先详细分析了滑动相关的捕获算法和基于FFT的快速捕获算法,并利用matlab进行了验证。由于前者灵活性好且可捕获到高精度的码相位和载波频率,适合于本文的硬件接收机,所以本文确定了滑动相关的捕获方案。 接着分析了跟踪环路的特点,跟踪模块采用码跟踪环和载波跟踪环耦合的方法实现。由于GPS系统通常工作在非常低的信噪比环境中,而非相干环在低信噪比下环路跟踪性能较好,所以码跟踪环采用非相干(DDLL)环实现。这种跟踪环路采用的鉴相器是能量鉴相器,对数据的调制和载波相位都不敏感,鉴相器不会产生不确定量。由于输入信号存在180°相位翻转,而COSTAS锁相环允许数据调制,对I支路和Q支路信号的180°相位翻转不敏感,所以载波跟踪环采用COSTAS锁相环实现。上述算法在matlab环境下得到了验证。 基带处理器电路的主要模块在Quartus II8.0开发平台上利用VHDL硬件描述语言实现。然后利用EDA仿真工具ModelSim-Altera6.1g进行了逻辑仿真。本设计满足系统功能和性能的要求,可以直接用于实时GPS接收机系统的设计中,为自主设计GPS接收机奠定了基础。 最后,由于在弱电磁环境下,捕获失锁后32PPS信号会丢失。所以设计了一个能授时和守时的算法去得到与GPS时同步的精确授时秒信号。并且实现了这个算法。

    标签: FPGA GPS 接收机

    上传时间: 2013-04-24

    上传用户:zuozuo1215

  • 基于FPGA的数字中频收发信机的设计与实现.rar

    软件无线电(Software Defined Radio)是无线通信系统收发信机的发展方向,它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上,而不必过多关注电路实现。在进行数字处理时,常用的方案包括现场可编程门阵列(FPGA)、数字信号处理器(DSP)和专用集成电路(ASIC)。FPGA以其相对较低的功耗和相对较低廉的成本,成为许多通信系统的首先方案。正是在这样的前提下,本课题结合软件无线电技术,研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先,从理论上对发射机和接收机结构进行研究,找到收发信机设计中关键问题。其次,在理论上有深刻认识的基础上,以FPGA为手段,将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题,它也是本文的研究重点。本文在研究了已有各种同步方法的基础上,设计了一种新的同步方法和相应的接收机结构,并以硬件电路将其实现。最后,针对所设计的硬件系统,本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的,基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台,接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8.0环境下,通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前,各种算法均使用MATLAB进行原理仿真,并在MATLAB仿真得到正确结果的基础上,使用Quartus Ⅱ 8.0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后,可下载至硬件平台进行调试,通过Quartus Ⅱ 8.0中集成的SignalTap逻辑分析仪,可以实时观察电路中各点信号的变化情况,并结合示波器和频谱仪,得到硬件测试结果。 @@关键词:SDR;数字收发机;FPGA;载波同步;符号同步

    标签: FPGA 数字中频 收发信机

    上传时间: 2013-04-24

    上传用户:diaorunze

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720