虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

任务调度算法

  • WiMAX接收机中AGC的算法研究和FPGA实现

    用户对宽带无线接入业务、尤其是对于宽带无线化以及移动化的需求日益增加,使无线宽带接入技术WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技术)应运而生、迅猛发展,成为这两年业界关注的焦点。除了通常的互联网接入应用外,它还将在提供IPTV和VOIP等宽带业务方面取得成功,它还有可能成为一种先进的4G蜂窝电话技术。WiMAX未来将进入蜂窝电话、笔记本电脑和机顶盒等应用中。 本文在介绍WiMAX传输标准802.16d基础上,详细阐述了WiMAX接收机中信道解调芯片中的自动增益控制(Automatic Gain Control,AGC)部分。首先介绍了自动增益控制系统的基本组成和其主要特性指标,通过对一个步进式AGC的分析,得到AGC模型的输出公式。然后针对WiMAX接收机内AGC系统中的模数转换器以及AGC电路进行介绍和理论分析。本文采用SPW(Signal Processing WorkSystem)模型对AGC电路基本结构的算法分析,并结合仿真结果对AGC电路做了详尽解说并对参数进行了解释说明。 最后给出了基于SPW和FPGA(Field Programmable Gate Array)验证的结果。通过SPW对AGC进行了单独的性能测试,并结合整个系统的性能测试来说明AGC可以和系统的其他模块协同工作。在FPGA测试中,可以证明用Verilog实现后AGC也同样能较好的工作。 本文实现的基于导频的步进式的数字AGC是针对WiMAX系统的自动增益控制电路提出的解决方案。此算法结合WiMAX系统的传输方式,提出的算法具有迅速锁定信号的特点,能够满足WiMAX系统的要求。同时,由于各种关键参数设计为寄存器可配的方式,具有很好的灵活性,也就具有了更高的移植性,可以作为一种通用的数字AGC算法。

    标签: WiMAX FPGA AGC 接收

    上传时间: 2013-04-24

    上传用户:zhanditian

  • 常模算法的FPGA实现

    常模信号是一类非常重要的信号,而专门应用于常模信号的常模算法[1]具有复杂度较低、实现起来比较简单、对阵列模型的偏差不敏感等显著的优点。因此,常模算法引起了众多学者的广泛关注。近年来,常模算法在多用户检测领域[2]的研究越来越受到诸多学者的关注。不仅如此,常模算法在其他领域也是备受瞩目,如常模算法在盲均衡以及波束形成等领域的应用也是目前研究的热点。除此之外,常模算法已经不仅仅局限在应用于常模信号,也可应用于多模信号[3]等。 本文对常模算法在多用户检测领域的应用以及FPGA[4]实现作了较多的研究工作,共分六章进行阐述。第一章为绪论,介绍了论文相关背景和本文的结构;第二章首先对常模算法作了理论分析,并改进了传统的2-2型常模算法,我们称之为M2-2CMA,它在误码率性能上有一些改善;之后在MATLAB平台上搭建了仿真平台,分析了常模算法在多用户检测中的应用;第三章研究了相关文献,简单介绍了FPGA概念及其设计流程和设计方法,并对VerilogHDL以及Quartus软件做了简要介绍;第四章则详细介绍了常模算法的FPGA实现,用一种基于统计数据的方法确定了数据位长及精度,提出了其实现的系统框图,并详细阐述了各主要模块的设计与实现,同时给出了最后的报告文件以及最高数据处理速度;第五章则在MATLAB平台和QuartuslI的基础上搭建了一个仿真平台,借助于平台分析了2-2型常模算法移植到FPGA平台后的性能,对不同的精度对系统性能的影响做了讨论,也统计了不同信噪比、多址干扰下的误码率性能。最后一章是对全文的总结和对未来的展望。

    标签: FPGA 算法

    上传时间: 2013-06-23

    上传用户:hzy5825468

  • 动态可重构FPGA的布局布线算法研究

    可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片的快速发展,使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能,这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA,DRFPGA)。然而,使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决。一个基本的问题就是动态可重构FPGA芯片中的可重构功能单元(Reconfigurable Functional Unit,RFU)的模块布局问题和模块间的布线问题。 本文从基本的FPGA芯片结构和CAD算法谈起,介绍了可重构计算的概念,建立了可重构计算系统模型和动态可重构FPGA芯片模型,在此模型上提出一个基于划分和时延驱动的在线布局算法,和一个基于Pathfinder协商拥塞算法的布线算法,来解决动态可重构FPGA芯片的布局和布线问题。由硬件描述语言(Hardware Description Language,HDL)描述的电路首先被划分成有限数目的层,然后将这些电路层布局到芯片的每一层,同时确保关键路径的时延最小。实验结果表明,布局算法与传统的布局算法(或者文献[37]中的算法)相比,在时延上平均减少27%,在线长上平均减少34%(或者11%),在运行时间上平均减少42%(或者97%)。布线算法与传统的布线算法相比,能够将线长降低26%,将水平通道宽度降低27%,显示出较高的性能。

    标签: FPGA 动态可重构 布局布线 算法研究

    上传时间: 2013-05-24

    上传用户:Neoemily

  • 图像压缩和AES加密算法的实现

    本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有: (1)深入研究CCSDS图像压缩算法,并根据其编码方案,设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面,将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析; (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法; (3)优化算法复杂度较大的功能模块,如小波变换模块等。使用双端口内存模块增加数据读写速度,利用DSP块处理核心运算单元,从而很大程度上提高了模块的运行速度,并降低了芯片的使用面积; (4)设计并实现系统的模块级流水线,在几乎不增加占用芯片面积的情况下,提高了系统的数据吞吐量; (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段,设计并实现FPGA与PC机的串口通信模块,提高了系统验证的工作效率。

    标签: AES 图像压缩 加密算法

    上传时间: 2013-05-19

    上传用户:1757122702

  • 基于FPGA的红外图像预处理系统

    随着红外探测技术和超大规模专用集成电路的发展,实时红外成像系统得到了越来越广泛的应用。如何针对红外图像的特性对红外图像进行实时处理,得到能真实反映探测场景、适合观察分析的红外图像是目前红外成像技术的研究热点。针对红外图像在被采集后立即进行预处理,简化后级数字信号处理单元的繁重任务,在红外成像技术中具有重要意义。本论文主要工作如下: (1)对红外成像的原理、红外图像的形成过程、红外图像的特征以及红外图像与可见光图像的区别进行了阐述。 (2)简要介绍了频域中图像的增强算法,以及图像的灰度变换原理。 (3)通过对时域中各种算法的分析对比,以及时域处理与频域处理的对比,选择数种适合红外图像预处理的算法进行硬件实现,然后再根据硬件实现的难易程度和算法对硬件资源的占用率,以及最终对图像的处理效果,选择一种最佳的平滑和锐化方法。 (4)针对FPGA的特点,采用了模块化结构设计,方便构成并行运算,充分体现了实时处理的要求。 (5)分析了红外图像灰度变换的硬件构成,实现了对红外图像的直方图统计。 (6)阐述了I2C总线标准,使用I2C总线对SAA7115视频图像处理芯片的控制,对模拟的红外图像采集、量化成数字图像信号;由于采用SDRAM进行数据的存储,所以针对数据的存储及读取方式设计了SDRAM存储器的控制器,将量化后的数据存储到SDRAM存储器。 (7)详细阐述了图像频域处理的硬件实现方法,并特别说明了DFT的FPGA硬件构成方法及这种方法与DSP处理器构成方法的区别。然后针对整个系统的时序构成及时序要求,采用了PLL核构成了系统的时序部分,并对系统进行了优化,以提高运行速度及减少资源占用率。

    标签: FPGA 红外图像 预处理

    上传时间: 2013-07-12

    上传用户:顶得柱

  • 基于FPGA的短波数字信号调制解调

    在卫星通信、移动通信技术快速发展的今天,短波这一最古老和传统的通信方式不仅没有被淘汰,还在快速发展。其通信距离远、设备简单以及移动方便等优点被广泛应用于无线通信领域。 数字调制技术作为通信领域中极为重要的一个方面,也得到了迅速发展。全数字调制解调技术的使用使各类现代调制解调技术融合一体,目前国内多速率/多制式调制解调大多基于通用.DSP实现,支持的速率比较低。由于运算量大和硬件参数的限制,采用通用DSP无法胜任高速率调制解调的任务。现代FPGA可以提供支持以低系统丌销、低成本实现高速乘.累加超前进位链的DSP算法。本文采用理论与实践相结合的方式研究基于FPGA技术来实现短波数字信号的调制解调。通过对具体的FPGA系统设计与调试,将理论应用到实际中。 本文通过具体的EPlC60240C8芯片作为处理器的FPGA实验板,研究了短波数字信号调制解调的设计与丌发过程。分析了现代通信的各种调制方式.误码率。得出了不同的调制方式的优劣性。最后重点提出了QPSK的调制解调方法。给出了Qf'SK的调制解调框图、QPSK的SystemView系统仿真、VHDL程序进行调制解调,在OUARTUS上进行仿真。然后设计AD/DA输入输出电路,对短波数字信号进行调制解调。通过设计的AD/DA电路输入短波数字信号进行调制解调,然后输出原始的模拟信号。文中还对比了其他的调制解调方式,通过对比,发现不同的调制解调方式对短波信号的影响。最后,通过比较FPGA与DSP在处理高速率、大容量的数字信号,得出不同的结论。展示了FPGA在这方面的优越性。

    标签: FPGA 短波 数字信号 调制解调

    上传时间: 2013-06-05

    上传用户:362279997

  • 高速图像采集系统的研究与设计

    图像采集是数字化图像处理的第一步,开发图像采集平台是视觉系统开发的基础。视觉检测的速度是视觉检测要解决的关键技术之一,也是专用图像处理系统设计所要完成的首要目标

    标签: 高速图像采集

    上传时间: 2013-04-24

    上传用户:waitingfy

  • 基于FPGA的静止图像编码器

    遥感图像在人类生活和军事领域的应用日益广泛,适合各种要求的遥感图像编码技术具有重要的现实意义。基于小波变换的内嵌编码技术已成为当前静止图像编码领域的主流,其中就包括基于分层树集合分割排序(Set Partitioning inHierarchical Trees,SPIHT)的内嵌编码算法。这种算法具有码流可随机获取以及良好的恢复图像质量等特性,因此成为实际应用中首选算法。随着对图像编码技术需求的不断增长,尤其是在军事应用领域如卫星侦察等方面,这种编码算法亟待转换为可应用的硬件编码器。 在静止图像编码领域,高性能的图像编码器设计一直是相关研究人员不懈追求的目标。本文针对静止图像编码器的设计作了深入研究,并致力于高性能的图像编码算法实现结构的研究,提出了具有创新性的降低计算量、存储量,提高压缩性能的算法实现结构,并成功应用于图像编码硬件系统中。这个方案还支持压缩比在线可调,即在不改变硬件框架的条件下可按用户要求实现16倍到2倍的压缩,以适应不同的应用需求。本文所做的工作包括了两个部分。 1.一种基于行的实时提升小波变换实现结构:该结构同时处理行变换和列变换,并且在图像边界采用对称扩展输出边界数据,使得图像小波变换时间与传统的小波变换相比提高了将近2.6倍,提高了硬件系统的实时性。该结构还合理地利用和调度内部缓冲器,不需要外部缓冲器,大大降低了硬件系统对存储器的要求。 2.一种采用左遍历的比特平面并行SPIHT编码结构:在该编码结构中,空间定位生成树采用深度优先遍历方式,比特平面同时处理极大地提高了编码速度。

    标签: FPGA 图像 编码器

    上传时间: 2013-06-17

    上传用户:abc123456.

  • 雷达信号预处理算法的研究

    在VTS(Vessel Tramc Services船舶交管系统)系统中,雷达信号的处理器的能力己成为制约雷达目标录取、跟踪处理能力和可靠性以及整个VTS系统工作的主要因素。随着区域性VTS的建立,要求将雷达信号以最高的质量和最低的代价远距离传输,而达到这一要求的关键技术环节一雷达信息的压缩处理也将受到雷达信号预处理系统的影响。 因此,研究更有效的VTS雷达信号预处理系统是一项很有价值和实际意义的工作。本文是在前人研究成果的基础上,面向实际应用的需求,主要研究VTS雷达信号预处理算法的设计方法和实现手段,设计完成了一个数字化的雷达原始信号实时采集与处理系统。 本设计主要包括雷达信号的采集、杂波抑制处理以及与DSP芯片的信号传输。在硬件结构上,本设计采用FPGA完成信号的采集、CFAR处理和雷达信号检测器的设计,将大量的以前需要由DSP芯片来完成的算法移植到FPGA中实现,大大减轻了DSP芯片的工作压力,也减小了系统的体积。 在算法研究中,设计中重点讨论了杂波的抑制方法和目标的检测方法。本文在研究了大量现有的雷达信号杂波抑制及信号检测的算法的基础上,比较了各种算法的优劣,最终选择了一种适合本次设计要求的CFAR算法和双极点滤波雷达信号检测器在FPGA中实现。 论文中对设计中所采用的方法给出了理论分析、试验仿真结果和试验实际调试结果。通过本文所述的设计和实验,本文设计的雷达信号预处理系统对雷达视频信号的采集与传输都有很好的效果,所选用的杂波处理算法对雷达杂波、雨雪杂波和陆地回波都具有较好的抑制作用,能有效地处理雷达杂波中的尖峰成分,使信噪比得到较大改善。

    标签: 雷达信号 法的研究 预处理

    上传时间: 2013-04-24

    上传用户:pei5

  • 基于FPGA的频率域MPEG2码率转换

    近年来,随着网络技术的发展和视频编码标准受到广泛接受,视频点播、视频流和远程教育等基于网络的多媒体业务逐渐普及。为了对拥有不同终端资源,不同接入网络以及不同兴趣的用户提供灵活的多媒体数据访问服务,多媒体数据的内容需要根据应用环境动态调整,转码正是实现这一挑战性任务的关键技术之一。 视频转码对时间的要求非常苛刻,以至于用高速的通用微处理器芯片也无法在规定的时间内完成必要的运算。因此,必须为这样的运算设计一个专用的高速硬线逻辑电路,在高速FPGA器件上实现或制成高速专用集成电路。用高密度的FPGA来构成完成转码算法所需的电路系统,实现专用集成电路的功能,因其成本低、设计周期短、功耗小、可靠性高、使用灵活等优点而成为适合本课题的最佳选择。 本文根据MPEG-2中可变长编码(VLC)理论,采用了两级查找表减少了VLC存储空间的使用,完成VLC编码的实现。根据MPEG-2中关于System Packet的定义,针对FPGA可实现性,以空间换取复杂度的减少,实现了PES包的打包模块。根据MPEG-2相应的转码理论,完成了对系统解码模块相应的连接和调试,对解码模块以真实的bit流进行了贴近板级的情况的仿真。根据MPEG-2中TM5的算法的局限性,分析得出只需要对P帧进行相应处理即可改进场景变换对视频质量的影响,完成对TM5的算法的改进。通过性能估算和电路仿真,各模块的吞吐率能够满足转码系统的要求。

    标签: MPEG2 FPGA 频率 码率

    上传时间: 2013-07-22

    上传用户:shinesyh