模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。
上传时间： 2014-01-07
上传用户：ikemada
本实验模块使用4块WTD3088组成16×16点阵，以满足汉字显示的要求。为了方便的控制四个单元，使用了一片74LS139译码，产生四个地址片选信号：CLKR1= CSLED，CLKR2= CSLED+1，用于行控制的两片74LS273；CLKC1= CSLED+2，CLKC2= CSLED+3，用于列控制的两片74LS374。
上传时间： 2013-12-17
上传用户：牛津鞋
WDT功能试验。使用WDT的定时模块，实现CPU唤醒功能。 说明：CPU配置WDTE＝0、WDSE＝1/0， 将跳线器J27短接到OCA端。
上传时间： 2014-01-15
上传用户：阿四AIR
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测量模块的设计与实现之二 9.5.10 改进型周期计的Verilog-HDL描述 9.5.11 改进型周期计的硬件实现 9.5.12 两种周期计的对比
标签： Verilog-HDL 周期 9.5 脉冲
上传时间： 2015-09-16
上传用户：皇族传媒
功能介绍： （1）使用三层架构,代码优化，便于修改，可以自由选择皮肤。 （2）界面友好，操作简便 性能进行了优化,速度快 （3）user.aspx进行用户管理，可以进行用户注册，密码修改，用户登录 （4）从页面左边可以直接进入词条，也可通过搜索进入词条，还会直接显示最新的10个词条。 （5）词条按tag（标签）分类聚合，每个词条可加入到任意多个tag,点击词条下面的tag,会列出所以包含此tag的词条 （6）点击history（历史）进入对比页面，将各个版本的列出，可以将任意两个进行比较，可以恢复到以前的版本 （7）每一次修改者的IP和详细地址会记录在数据库中，IP地址采用纯真数据库 （8）管理员登录后，可以将各个内容模块随意摆放拖曳，调整步局
上传时间： 2013-12-21
上传用户：zwei41
1.将LED模块的CSLED接8088地址的200H。 2.编译原文件，连接并全速运行。 由8279处小键盘按下 Key 1 欢迎使用AEDKT598实验台 Key 2 圣诞快乐 Key 3 新年愉快 Key 4自左à右逐列显示“各位同学好”
上传时间： 2013-12-18
上传用户：Pzj
SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C，Quartus中将CS置低（器件地址0011010）。 2、数字音频接口使用了组件FreeDev_aic23,有三种测试和应用 模式，中断结合DMA方式能在NIOS II中采集和发送数据。中断信号 产生于模块中FIFO缓冲区的半满信号，读取数据端口自动清除中断 请求信号。 3、I2C IP 和FreeDev_aic23 IP分别在Quartus 工程目录中 4、SD卡读写通过SD_DAT0、SD_CLK、SD_CMD三个PIO信号线用软件 控制时序。 5、该范例读SD卡数据，通过DMA将Buffer数据送到FreeDev_aic23的 FIFO中实现数据播放。 6、SD卡中的数据必须是以48K*16bit保存的采样数据。数据可以通过SD读卡器写入。
上传时间： 2013-12-09
上传用户：aix008
实现升级一台机子上的程序,所有其它机子的程序自动升级. 1.支持多个模块,支持一个模块多个文件. 2.文件位置可不为当前目录. 3.可自动压缩文件,然后上传,提高上传与下载速度. 4.update.exe可自动升级(注:仅随新系统升级时升级!!!) 使用说明: 1.先创建表,见Table.txt 2.工程所包含的文件,可在uo_updown.uf_check()中定义. (参看原有的!) 3.创建工程时, 请不要把update.pbl生成PBD,这样保证在同一目录,可以多个 工程能正确自动升级.
上传时间： 2014-01-13
上传用户：alan-ee
【Visual C++ 教室】入门教程 第一课：Windows编程和面向对象技术 第二课：使用Visual C++ 5.0 第三课：窗口、菜单与消息框 第四课：工具条和状态栏 第五课：对话框 第六课：控件。 第七课：文档/视图结构。 第八课：多文档界面（MDI）。 第九课：创建用户模块。 第十课：数据库编程。 第十一课：多媒体编程。 第十二章：多线程与串行通信。
上传时间： 2014-01-18
上传用户：jqy_china
