SOPC嵌入式系统实验教程（一）【作者：周立功；出版社：北京航空航天大学出版社】(因网上资料有限，所以本资料为周立功 SOPC嵌入式系统实验教程（一）部分章节及实验代码，真心想学的可以买一本书看看。) 该书是与《SOPC嵌入式系统基础教程》相配套的实验教材。设计开发了 45个实验，包括SOPC硬件系统的基础实验，基于Nios II外设的基础编程实验，基于实验箱外设的Nios II高级编程实验，在Nios II系统中进行基于μ C/OS-II操作系统的应用程序开发实验和SOPC硬件系统的高级实验。各种实验的安排由浅人深，由硬件到软件，相对完整，使读者很容易学习和掌握SO PC嵌入式系统的开发应用。
上传时间： 2013-11-01
上传用户：superman111
FIFO的verilog代码
上传时间： 2013-12-22
上传用户：ccxzzhm
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2015-01-02
上传用户：aa17807091
ZBT SRAM控制器参考设计,xilinx提供VHDL代码 Description: Contains the following files readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: All Installation/Use: Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.
上传时间： 2013-10-25
上传用户：peterli123456
USB接口控制器参考设计,xilinx提供VHDL代码 usb xilinx vhdl ; This program is free software; you can redistribute it and/or modify ; it under the terms of the GNU General Public License as published by ; the Free Software Foundation; either version 2 of the License, or ; (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License for more details. ; ; You should have received a copy of the GNU General Public License ; along with this program; if not, write to the Free Software ; Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
上传时间： 2013-10-29
上传用户：zhouchang199
ref-sdr-sdram-vhdl代码 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.
上传时间： 2013-10-23
上传用户：半熟1994
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上传时间： 2013-11-02
上传用户：18862121743
传统测控软件有着重复利用率低、不易维护、开发周期长并且成本高等缺点，通用测控软件开发平台的出现为解决上述问题提供了一种崭新的方法，该平台基于组件化思想，使用工厂、状态机等多种设计模式，在降低模块之间耦合性的同时，提高了代码的重用性。使用该软件平台开发的测控软件具有层次化、组件化和易升级的特点，并可灵活配置资源，进行系统功能重构。
上传时间： 2013-11-18
上传用户：gundan
可编程序控制器选择设计与维护（S7-200）
上传时间： 2013-11-02
上传用户：qq21508895
ASM 焊线设备常见问题及日常维护第七章
上传时间： 2015-01-02
上传用户：maricle
