VHDL代码风格和常见的语法错误分析
上传时间： 2013-10-18
上传用户：KSLYZ
01_Altera器件的推荐代码风格
上传时间： 2013-10-31
上传用户：瓦力瓦力hong
设计采用Altera公司CycloneII系列EP2C5Q208作为核心器件，采用直接数字频率合成技术实现了一个频率、相位可控的基本信号发生器。该信号发生器可以产生正弦波、方波、三角波和锯齿波四种波形。仿真及硬件验证的结果表明，该信号发生器精度高，抗干扰性好，此设计方案具有一定的实用性。
上传时间： 2013-12-18
上传用户：kz_zank
SOPC嵌入式系统实验教程（一）【作者：周立功；出版社：北京航空航天大学出版社】(因网上资料有限，所以本资料为周立功 SOPC嵌入式系统实验教程（一）部分章节及实验代码，真心想学的可以买一本书看看。) 该书是与《SOPC嵌入式系统基础教程》相配套的实验教材。设计开发了 45个实验，包括SOPC硬件系统的基础实验，基于Nios II外设的基础编程实验，基于实验箱外设的Nios II高级编程实验，在Nios II系统中进行基于μ C/OS-II操作系统的应用程序开发实验和SOPC硬件系统的高级实验。各种实验的安排由浅人深，由硬件到软件，相对完整，使读者很容易学习和掌握SO PC嵌入式系统的开发应用。
上传时间： 2013-11-01
上传用户：superman111
FIFO的verilog代码
上传时间： 2013-12-22
上传用户：ccxzzhm
基于FPGA和DDS技术的正弦信号发生器设计
上传时间： 2013-10-23
上传用户：cjf0304
一种基于SOPC的任意波形发生器的构建方法
上传时间： 2013-10-14
上传用户：猫爱薛定谔
基于DDS的多波形信号发生器设计
上传时间： 2013-10-15
上传用户：zhishenglu
随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHz，EPRS产生速率10 Mbps．
上传时间： 2013-11-21
上传用户：许小华
ZBT SRAM控制器参考设计,xilinx提供VHDL代码 Description: Contains the following files readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: All Installation/Use: Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.
上传时间： 2013-10-25
上传用户：peterli123456
