VHDL实现的8位乘法器，所有仿真全部通过
上传时间： 2013-12-04
上传用户：wkchong
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
标签： VerilogHDL booth 语言 算法
上传时间： 2014-01-18
上传用户：从此走出阴霾
实现了三种乘法器，可以进行性能比较，比较有较之
标签： 乘法器
上传时间： 2017-06-25
上传用户：hn891122
Galois域乘法器的Verilog源码 广泛用于信道编码、计算机代数及椭圆曲线加密等
上传时间： 2017-06-28
上传用户：15071087253
有整数乘法、除法、加法及减法的使用汇编语言子程序
上传时间： 2017-06-28
上传用户：wyc199288
建立了一种基于移动最小二乘(Moving Least-Squares MLS)法的曲线曲 面拟合方法这种方法对传统的最小二乘(LS)法的作了比较大的改进使生成的曲线曲面具 有精度高光滑性好等许多优点详细介绍了移动最小二乘法的原理应用和特点并且给 出了使用移动最小二乘法进行曲线曲面拟合的程序设计流程最后给出了曲线拟合和空间散 乱数据曲面拟合算例将拟合结果与最小二乘拟合结果作了比较分析了MLS 拟合曲线曲 面的光滑性和拟合质量表明了该方法的优越性和有效性
标签： Least-Squares Moving MLS LS
上传时间： 2017-07-02
上传用户：xc216
最小二乘支持向量机工具包，内嵌在Matlab环境中运行
上传时间： 2017-07-03
上传用户：aeiouetla
VHDL 乘法器 源代码，很好的VHDL 入门学习例程序
上传时间： 2017-07-04
上传用户：1159797854
目标跟踪中的全局最小二乘算法，通过做多次蒙德卡诺试验获得其二阶距性能估计
上传时间： 2017-07-06
上传用户：familiarsmile
本程序实现标准浮点数除法。 入口参数：被除数在ARGBH1:ARGBL1:EXP1中，除数在ARGBH2:ARGBL2:EXP2中。 出口参数：结果在ARGBH1:ARGBL1:EXP1中。
上传时间： 2013-11-30
上传用户：caixiaoxu26
