📚 乘法器技术资料

📦 资源总数：1406

📄 技术文档：1

💻 源代码：3487

🔌 电路图：2

乘法器（multiplier）是一种完成两个互不相关的模拟信号相乘作用的电子器件。它可以将两个二进制数相乘，它是由更基本的加法器组成的。乘法器可以通过使用一系列计算机算数技术来实现。乘法器不仅作为乘法、除法、乘方和开方等模拟运算的主要基本单元，而且还广泛用于电子通信系统作为调制、解调、混频、鉴相和自动增益控制；另外还可用于滤波、波形形成和频率控制等场合，因此是一种用途广泛的功能电路。

🔥 乘法器热门资料

查看全部1406个资源 »

８＊８的乘法器verilog源代码,经过编译仿真的

８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助...

📅 2014-01-14 👤 txfyddz

verilog 乘法器源代码仿真

一个用VerilogHDL语言编写的8X8的乘法器

一个用VerilogHDL语言编写的8X8的乘法器...

📅 2015-07-22 👤 teddysha

VerilogHDL 8X8 语言编写

这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,

这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟....

📅 2015-07-23 👤 李梦晗

CPLD VHDL BCD 开发板