veilog实现的状态机乘法器.可以参考
veilog实现的状态机乘法器.可以参考...
veilog实现的状态机乘法器.可以参考...
该源码实现了一个8*8位的乘法器,在实现的过程中用到了宏单元...
布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以....
本系统基于直接数字频率合成技术;以凌阳SPCE061A单片机为控制核心;采用宽带运放AD811和AGC技术使得50Ω负载上峰值达到6V±1V;由模拟乘法器AD835产生调幅信号;由数控电位器程控调制度;通过单片机改变频率字实现调频信号,最大频偏可控;通过模拟开关产生ASK、PSK信号。系统的频率范围...
12乘12的乘法器 采用adhl语言编写...