PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2014-01-03
上传用户：Divine
PCB布线对PCB的电磁兼容性影响很大，为了使PCB上的电路正常工作，应根据本文所述的约束条件来优化布线以及元器件/接头和某些IC所用去耦电路的布局PCB材料的选择通过合理选择PCB的材料和印刷线路的布线路径，可以做出对其它线路耦合低的传输线。当传输线导体间的距离d小于同其它相邻导体间的距离时，就能做到更低的耦合，或者更小的串扰（见《电子工程专辑》2000 年第1 期"应用指南"）。设计之前，可根据下列条件选择最经济的PCB形式：对EMC的要求·印制板的密集程度·组装与生产的能力·CAD 系统能力·设计成本·PCB的数量·电磁屏蔽的成本当采用非屏蔽外壳产品结构时，尤其要注意产品的整体成本/元器件封装/管脚样式、PCB形式、电磁场屏蔽、构造和组装），在许多情况下，选好合适的PCB形式可以不必在塑胶外壳里加入金属屏蔽盒。
上传时间： 2015-01-02
上传用户：zchpr@163.com
DES系列在线式密度（浓度）传感器根据阿基米德原理：P=ρgh,一定高度液柱的静压力与该液体的密度成正比，因此可根据压力测量仪表测出的静压数值来衡量液体的密度。检测端利用膜盒压力测量元件，直接测量液柱的静压值，再通过程序处理，将静压值转换成介质的密度值。 DES 系列在线式密度（浓度）传感器采用先进检测技术，其主要部件包括：一对高精度差压传感器及其直接接触液体的一对感压膜片，两个膜片之间有一个温度传感器以补偿被测液体的温度变化，再通过专用软件计算介质的密度。
上传时间： 2013-12-17
上传用户：wkxiian
集成测试的目的是确保各单元组合在一起后能够按既定意图协作运行，并确保增量的行为正 确。它所测试的内容包括单元间的接口以及集成后的功能。使用黑盒测试方法测试集成的功 能。并且对以前的集成进行回归测试。
上传时间： 2015-02-17
上传用户：siguazgb
自动进行JAVA单元测试和代码标准检查来帮助开发人员编写克号的代码的工具。可分析类，然后生成单元测试案例来包括最大的覆盖测试，发现未处理的异常并校验需求。-自动的基本错误预防，包括单元测试和自动代码标准检查-生成并执行单元测试案例-提供了进行黑盒测试、模型测试和系统测试的快速简单的途径-识别并预防未处理的运行时异常，函数错误，内存泄露，性能问题和安全弱点-监控测试的覆盖范围-自动回归测试-检查超过380个来自JAVA专家的编码规范-改正违反超过160个编码规范的错误-允许用户创建自己的编码规范-和IBMWebSphere和Eclipse集成
上传时间： 2015-03-15
上传用户：qiaoyue
spn算法加密和解密，substitution（代换），生成S或P逆盒
上传时间： 2014-12-20
上传用户：独孤求源
Windows CE是微软为嵌入式设备打造的操作系统，而嵌入式设备可谓多种多样，这就要求CE操作系统必须是可定制的，所以微软将Windows CE设计为模块化的操作系统。说简单点，我们可以把Windows CE想像成一盒积木，你可以用积木搭建出任何物体，但不一定要把所有的积木都用上
上传时间： 2014-01-04
上传用户：徐孺
此为密码攻击中的线性分析，通过对S盒的分析，来达到对S-P密码体制的攻击
上传时间： 2015-03-29
上传用户：R50974
此代码实现S-P密码的加密解密，在这个实验中用到了S盒和P盒随机发生器
上传时间： 2014-10-13
上传用户：yuchunhai1990
能给发家提供这个好东西不容易，希望大家能多多学习，不要辜负了。 uC/GUI是uC/OS-II配套的专用图形界面。这可不是开源软件，也不象uC/OS-II一样可以免费下载，这个是非常昂贵的软件。所以大家拿到后，不要声张，偷着乐吧 ^_^
标签： 家
上传时间： 2015-03-31
上传用户：hewenzhi
