主要介绍了等精度频率测量原理，该原理具有在整个测试频段内保持高精度频率 测量的优点 同时在该原理基础上，采用了Verilog HDL语言设计了高速的等精度测频 模块，并且利用EDA开发平台QUARTUS11 3 .0对CPLD芯片进行写人，实现了计数等 主要逻辑功能 还使用C语言设计了该等精度频率计的主控程序以提高测量精度。本设 计实现了对频率变化范围较大的信号进行频率测量，能够满足高速度、高精度的测频要 求。
上传时间： 2016-11-07
上传用户：wanqunsheng
组态软件，本控制系统所建立的工程由主控窗口、设备窗口、用户窗口、实时数据库和运行策略五部分构成，每一部分分别进行组态操作，完成不同的工作，具有不同的特性。
标签： 组态软件
上传时间： 2016-11-08
上传用户：redmoons
使用点阵式液晶屏，ARM7主控芯片，汉字显示程序
上传时间： 2017-02-27
上传用户：363186
点阵式液晶屏，ARM7主控芯片，画图函数
上传时间： 2014-01-01
上传用户：思琦琦
FPGA与USB通信的测试代码，包括FPGA中的程序（Verilog编写）和PC机上的主控程序以及USB固件程序。
上传时间： 2014-01-22
上传用户：zhuoying119
成绩数据库管理系统. 1．能够实现菜单显示、菜单选择、编辑（录入、插入、修改、删除等）、查找、显示、求总成绩、按总成绩排序（高→低）并显示、装入数据文件、数据文件存盘、退出、为数据动态分配存储空间[10.3.1]等功能。 2．至少分为主、子两个模块，其中主控菜单必须在主模块中。 3．主控程序用CASE结构，显示用宏指令，排序用子程序并且在子模，其它功能随意。 4．数据用结构定义，并单独存在一个文件中（文件扩展名随意）。 5．排序子程序要求：十（ASCII）→ 二 →排序（二进制）→ 十（ASCII）→ 输出。 6．编辑可以全屏幕也可文本行方式，若为文本行方式，以姓名为关键字，以其它字段为关键字作为可选项。 7．查找条件以姓名为关键字。 8．学号、姓名、各科成绩从键盘输入。 9．网格。
上传时间： 2014-01-25
上传用户：天诚24
使用FPGA/CPLD设置语音AD、DA转换芯片AIC23，FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz，SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz
上传时间： 2013-12-20
上传用户：二驱蚊器
读写器与射频卡通信的设计采用RC522射频读写芯片与射频卡进行通信，符合ISO14443规范协议；硬件系统设计中主要有AVR单片机主控模块、电源模块、存储模块、外部时钟模块、LCD模块；软件系统设计采用C语言，遵循模块化和结构化编程模式，设计了射频卡操作程序、软关机与自动关机程序、LCD显示、串行Flash存储器、外部时钟等外部设备驱动程序。所设计的手持式读写器具备对MF1 S50、S70射频卡的读写、实时状态显示、系统在线升级以及关机等功能。
上传时间： 2017-04-13
上传用户：Shaikh
本设计由三个部分组成，键盘与显示，基于单片机的控制器，稳流电源。以89C52为主控单元，以数模转换器DAC0832输出参考电压，以该参考电压控制电压转换模块LM350K的输出电压大小，设计实用，精度高。
标签： 分组
上传时间： 2017-04-23
上传用户：894898248
自己用C写的测温芯片（ds18b20）的驱动程序，有CRC校验，主控芯片为51类型，其中还有ds18b20的中英文资料各一份。
上传时间： 2017-05-12
上传用户：aa17807091
