系统以PIC18F4580单片机作为中间控制器,利用自身集成的CAN控制器与各采集单元节点进行通信,通过外部扩展CAN控制器MCP2510与上位机进行通信,以双CAN总线接口实现双层、多区域数据通信。通过实验检测,无数据传送出错和数据丢失现象,性能稳定可靠。
上传时间： 2013-10-28
上传用户：caoyuanyuan1818
基于Cortex-M3的ADuCxxx的一个关键特性是可以在线下载代码到片内FLASH/EE程序存储器。在线代码下载是通过器件UART串行端口进行的，因此一般被称为串行下载。
上传时间： 2013-11-01
上传用户：1039312764
I2C串行总线的组成及工作原理
上传时间： 2013-10-29
上传用户：1477849018@qq.com
本文基于多端口网络模型、腔模理论和分片法, 首次给出串行角馈微带天线输入阻抗的一种有效的理论分析方法, 导出其闭合表达式。实验结果验证了理论的正确性。采用本方法计算方便, 适于工程应用。
上传时间： 2013-11-05
上传用户：YKLMC
为实现某专用接口装置的接口功能检测，文中详细地介绍了一种34位串行码的编码方式，并基于FPGA芯片设计了该类型编码的接收、发送电路。重点分析了电路各模块的设计思路。电路采用SOPC模块作为中心控制器，设计简洁、可靠。试验表明：该设计系统运行正常、稳定。
上传时间： 2013-10-09
上传用户：小宝爱考拉
本文介绍了AT24C01系列二线制串行EEPROM的使用方法及串行EEPROM与单片机的软件接口，简要说明其在电机控制中保存控制参数的应用
上传时间： 2013-11-21
上传用户：lps11188
AHCI串行ATA高级主控接口
上传时间： 2013-11-05
上传用户：helmos
USB转串行口电路原理图及PCB文件PL2303 USB转串行口电路原理图及PCB文件PL2303 USB转串行口电路原理图及PCB文件PL2303
上传时间： 2013-10-30
上传用户：kernor
25针及9针串行口各针意义
标签： 串行口
上传时间： 2013-11-24
上传用户：1051290259
pcie基本概念及其工作原理介绍：PCI Express®（或称PCIe®），是一项高性能、高带宽，此标准由互连外围设备专业组（PCI-SIG）制 订，用于替代PCI、PCI Extended (PCI-X)等基于总线的通讯体系架构以及图形加速端口（AGP）。 转向PCIe主要是为了实现显著增强系统吞吐量、扩容性和灵活性的目标，同时还要降低制造成本，而这 些都是基于总线的传统互连标准所达不到的。PCI Express标准在设计时着眼于未来，并且能够继续演 进，从而为系统提供更大的吞吐量。第一代PCIe规定的吞吐量是每秒2.5千兆比特（Gbps），第二代规 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0标准已经支持8.0 Gbps的吞吐量。在PCIe标准继续充分利 用最新技术来提供不断加大的吞吐量的同时，采用分层协议也便于PCI向PCIe的演进，并保持了与现有 PCI应用的驱动程序软件兼容性。 虽然最初的目标是计算机扩展卡以及图形卡，但PCIe目前也广泛适用于涵盖更广的应用门类，包括网络 组建、通信、存储、工业电子设备和消费类电子产品。 本白皮书的目的在于帮助读者进一步了解PCI Express以及成功PCIe成功应用。 PCI Express基本工作原理 拓扑结构 本节介绍了PCIe协议的基本工作原理以及当今系统中实现和支持PCIe协议所需要的各个组成部分。本节 的目标在于提供PCIe的相关工作知识，并未涉及到PCIe协议的具体复杂性。 PCIe的优势就在于降低了复杂度所带来的成本。PCIe属于一种基于数据包的串行连接协议，它的复杂度 估计在PCI并行总线的10倍以上。之所以有这样的复杂度，部分是由于对以千兆级的速度进行并行至串 行的数据转换的需要，部分是由于向基于数据包实现方案的转移。 PCIe保留了PCI的基本载入-存储体系架构，包括支持以前由PCI-X标准加入的分割事务处理特性。此 外，PCIe引入了一系列低阶消息传递基元来管理链路（例如链路级流量控制），以仿真传统并行总线的 边带信号，并用于提供更高水平的健壮性和功能性。此规格定义了许多既支持当今需要又支持未来扩展 的特性，同时还保持了与PCI软件驱动程序的兼容性。PCI Express的先进特性包括：自主功率管理； 先进错误报告；通过端对端循环冗余校验（ECRC）实现的端对端可靠性，支持热插拔；以及服务质量（QoS）流量分级。
上传时间： 2013-11-29
上传用户：zw380105939
