基于FPGA自适应高速RS编译码器的IP核设计
基于FPGA自适应高速RS编译码器的IP核设计...
基于FPGA自适应高速RS编译码器的IP核设计...
经过精心设计的比较器的代码,并在FPGA硬件平台实现和验证过的...
经过精心设计的移位器的代码,并在FPGA硬件平台实现和验证过的...
单片机编程:智能电子表设计:日历、时钟、秒表、定时器、温度计...
设计IIR数字陷波器,采样率为6.4kHz,陷波频率点为50Hz、150Hz、250Hz;c1.mat为输入数据文件;并且包括陷波前后的频谱分析。...